Habe selber nur das im Netz gefunden:
"DRAM muss zum Erhalt des Speicherinhalts immer wieder ausgelesen und neu geschrieben werden. Diesen Auffrischungsvorgang nennt man "Refresh". Der Refresh besteht darin, dass der Lese-/Schreib- verstärker ("Sense Amp") die Speicherzeilen ausliest und wieder neu schreibt. Erst ab 256MBit SDRAMs legt man einen Zahn zu und füllt in 64ms 8192 Zeilen neu auf ("8K-Refresh"). Dies geschieht mit einer Takt-Periode von 7.8µs. Der Chipsatz muss den Refresh nicht regelmässig alle 7.8µs senden. Es reicht aus, wenn kurz vor Ablauf der 64ms 8192 Refresh-Befehle hintereinander gegeben werden. Dieser Vorgang wird auch "Burst-Refresh" genannt."
Das bedeutet auf gut deutsch, daß der Aufwand fürs refreshen bei den DTL Chips reduziert wird, andererseits könnte dies bei schlechter Signalqualität z.B. durch höhere Frequenzen jedoch schneller zu Datenfehlern führen was aber wiederrum nur eine Vermutung ist.
