Suchergebnisse

:-) They will come once, every boot. The problem is that HWInfo will force an ask-reposonse, which increases the already complicated state Of random response-logs vanishing and creating #19 // Those can come like said before many times ~ from everywhere. Every Peripheral from CPU till PCH till...

Just what is build in, Because HW plays a role here. ZenPT reads FW of chip FW collects data based on system runtime Even if one disables whea log, chip collects data and accidents that happen till a certain margin of acceptable errors is reached. ^ till system restart, then counter resets All...

Agesa boost. :) New AGESA is very different from before. I do experience full sounddriver dropouts and restarts if CO drop is too strong now. This is new (pci link instability) And coreclk has a two stage boost (hwinfo not reporting strap boost) But yes, many changes We have to verify your...

@Tatilica there is a chance that you arent at all But also a chance that it doesnt matter, as critical reports ≠ instability All the logs for you report zero, even in verbose. You need to have reports of #42, per active sensor And report of #5 on successfull initialization of target sensor...

Round Trip Latency [Enabled] // AUS , braucht man nicht auf ASUS Boards Vddq Training [Disabled] ✅ IVR Transmitter VDDQ ICCMAX [Auto] // 15A CPU Core/Cache Current Limit Max. [Auto] // 400A IA VR Voltage Limit [Auto] // 1600mV (KS) ~ 14th gen & 13900KS 1550mV SPD HUB VDDIO (1.0V) [1.10000] //...

@DemonAk Dont try to mess with the one that reports #6 & #0 The ODTs were fine. #2 is a Park #10 a NOM issue You like, made it worse. Its just your training settings that are messy Unfortunately. Because it very much doesnt "insert random" RTT & ODTs Soo if it was fine once , it will be fine...

@the_patchelor Entschuldige die Frage Wofür sind diese Gewinden ? Strukturelle Unterstützung ?

Maybe~ Ich weiß ApolloX kann es besser~ Das arme TM5, soo viele Anschuldigungen und Erwartungen für das kleine Tool :cry: für Aufgaben welche garnicht zu ihm gehören. Der Arme Dev :d Nur bitte ladet Daten hoch. Das hier ... sind keine Daten :( Sie sind nicht brauchbar, außer sich zu beschweren...

Ja ? Reden wir von dem selben PackageThrottle ? Im WHEA-Suppressor thread wurde viel diskutiert was die einzelnen logs den eigentlich bedeuten. Es wird mit SiSoftware Sandra Inter-Thread getestet, bzw wurde eine eigene test suite entwickelt. Und mit ZenPTMonitor beobachtet HWInfo benützt...

Es macht mich traurig, doch schon. Den besser werde ich es nicht erklären können, besonders auf deutsch. Aber was wirklich die Motivation limitiert, Ist dass man sich nicht mal die mühe macht , es zu tracken. Hauptpunkt wäre nur das. Dass man nicht genau verstehr was Windows einem Ausspuckt...

Ich kann dazu nicht viel anmerken. Den die Entscheidung trifft jeder für sich. Aber ihr urteilt zu schnell. Auf zu simpler basis. Die Community welche das mitließt, gibt dann genau so schnell auf, da zu schnell zu einem "entschluss" gesprungen wird. Dazu muss ich nicht Urteilen, oder die...

Für ~ 1.2 bis 1.16 SA, VDDQ_CPU runter zu 1315-1300 irgendwo zwischen 1320-1295 ist es. Musst dich in 5mV Schritten hintasten. #7 & #11 sind Voltage (CPU side) issues. #0 link dropout. Definitiv ein VDDQ & ODT Problem. Mit 1.25 SA könnte dein aktuelles Preset funktionieren Ansonsten 1.3v SA...

memOC & core boost für nicht multi-threaded applications Nur wenn du _DR nullst. EDIT: Die Liste geht jedoch R0+X, R2+X R4-R7 gone. Je nach Boardlayout natürlich anders Solange _DD noch da sind und der UDIMM kein DS ist, müssen die ersten Paare noch existieren.

Sind das fixed clock oder frequency max limits ? Ich wüsste nicht weswegen du die CPU soo sehr limitierst aber dann overclockst. Zu tiefes IA limit und zu tiefer clock Zu viel powerdraw ? oder angst vor degradation ?

Voltage means nothing 1713877454 Jedec 1.1v :-) XMP/EXPO bis 1.5v Just Data-Rail Leider wenig mit Spannungen als Isoliertes problem zu tun. // EDIT: 1.6 VRMAX ist ok, 1.6v VID requests sind gerade noch so ok auf Raptor. Mit * Bei dem selben Thema rief man auch zu mir "1.15v SOC oder höher...

(y) Sollte er auch nie sein. Er ist da um MCLK+MEM & minimal cache zu testen Aber hat weder high IPC noch eine schere Lastart zu sein. Testet eher mem communication. Warscheinlich fliegen dir FFT (ebenfalls SSE workload) Und N63 um die Ohren :d // und womöglich auch Karhu bzw LinX Intel oder...

Data Rail darf bis ~1.6v hoch +/- 50mV. Aber dafür muss procDQ schwächer. (Wert hoch) VDDIO fraglicherweise geht hinunter, Sobald procDQ schwächer ist, Aber es kann sein das starker procODT eher der Hauptgrund ist weswegen es tiefer geht und schwächere DQ einfach nur sein muss um Overcurrent...

tRCD des Reads + processing pause nach dem Read (tRTP) + 4 (BC8/2) für 1024bytes daten transfer (8x1R UDIMM layout) zwischen den Reads. ROW open/close ist IMCs + SPD Hub arbeit. Zu tiefer RAS = ROW-Miss tRAS ist ein dynamischer sich selbst-ändernder Wert. Es ist kein fixiertes Timing.

Row miss. tRP setzt nur vor RAS ein, wenn ! ein ROW miss geschieht Es stoppt jegliche Operation und repariert die falsch geöffnete Row. Ansonnsten geschieht es gleichzeitig wärend ein Read in einer anderen Bank oder BankGroup geschieht Somit kann es physikalisch kein slowdown erzeugen. Außer es...

Im Grundegenommen, Wenn ich jemanden "vertrauen würde" dass sie deren Arbeit machen und gescheit binnen Dann wäre es der IC-Vendor höchstpersönlich & nicht die 3rd-party Partner. Die Klevv Blacks benehmen sich minimal anders * als die OEM Green's welche eigentlich unter einem China Export BAN...