Suchergebnisse

Is this the last post or how can i read it ? You give it one attempt ? Date, 2022 testing things, i market something from the old screenshot i found - about the issue My current setup doesnt need much on CCD But people with other CPUs than mine, other core & ccd layout ~ have own issues Every...

Bitte ping mich an oder quote, die Nachricht Ich bemerke es sonnst nicht. Viele Posts :) Also im grundegenommen failst du die 8400 immer innerhalb 15min ? Machst du den 3-4 Sachen auf einmal , wenn ich "Mem-Timings mit MemClock anziehen" mitlese Oder trennst du das Wie testest du den bzw was...

@the_patchelor , any progress ?

Just testet now But i dont like to share, 4200C16-16 is embarrassing. 4200 15-15 flat @ 48.5ns daily ~ is what i'm known for :d Was debugging some new AGESA CO shenanigans, hence dropped down to rule out issues As A0 b-dies became unstable on last two AGESAs on my 1.68v on them. // AGESA 1.2.0.8...

It basically took ~280-300 continuous days , to reach 2100 FCLK no throttle stability // i think it was ~3 months to reach 2000 1:1 and about 2-3 more for 2067 FCLK But research on Vermeer took ~2 years , to build ontop of foundation from 1usmus (yuri) , who took over Matisse (it relates ~ VDDG...

We both could have phrased it better. IMC itself yes, Physical interface is powered by LDO VDDP That is the lower layer When pushing its clock speed for higher UCLK Sync or not being irrelevant :) It will require a bit more VDDP. Then its SI & required voltage, depends on the procODT supplied &...

CS 1 = -10 CO CS 2 = -20 CO CS 3 = -30 CO Zu viel negative CO erzwingt eine VID Korrektur in den neuen AGESAs (mehr wird angefordert, sollte es zu wenig sein) GDM kostet Latenz Vorschlag: ComboStrike 2 , mit: Min SOC für 980mV VDDG, [GET, unter Last >1.022v] ~ 1.05v Bios input, da LLC...

Nein. Auch "bitte" wird nicht helfen, bei: "was das schon wieder sein soll" Die Information liegt irgendwo auf OCN. Irgendwo zwischen dem AMD 24/7 und den Intel 24/7 Thread. Abseits dem, befindest du dich im falschen Thread AM4 erlaubt keine tREFI Erhöhung und das Zitierte gehört zu DDR5.

Still no data for me to work from. I cant help you with no data. C-states off and no boost is not a good idea, But you can see its neither core boost nor memory topic. Combining memOC and searching for WHEA reason is not a good idea. MLCK & FCLK are split topics FCLK and WHEA are split topics...

Good morning, This one should be your fast check. Dont worry too much about improving the score. Its one of many fast tests. It doesnt load full mem (barely means much), only checks consistency between random access's. There are better ways to check internal improvement with tools like ropbench...

IOD mostly relates to GMI (and xGMI) That mostly relates towards the chipset and the board peripheral. // may or may not relate to CCD to CCD communication, but i'm not confident enough on that. // VDDG CCD should branch on that part rather and take over part of L$. CPU1P8 likely does too, but...

Any progress ?

Er ist nur für DDR4. Für DDR5 gibt es eine kleine Timing section, um gegenzuchecken ob auf Auto das Board dir etwas fragwürdiges reinladet. Aber im Disclaimer steht, dass das nicht für DDR5 möglich sein kann. Es fehlen Research-Papers um mit "Chargeloss Predictions" sowie tRET Information der...

Haha :) Wife (and children) have much higher priority. Take your time Sehr sehr vieles ist dynamisch, nahezu alles ist load balanced und hat seine alters/temperatur kurve. Die Kühlung hat Einfluss auf das Trainings Verhalten, was du dann als "brauchbare VID Kurve" mitbekommst Jedoch siehst du...

^ DDR3 moment

Die Antwort ist die selbe wie bei Intel Zu tiefe Timings = Schlecht. IC Vendor irrelevant; Nur dass bei AMD man weniger Spielraum mit Refresh Arten hat, sowie leicht unterschiedliche Timings (erstellte und sich anders benehmende) als welche man bei Intel gewohnt ist. Ebenso gibt es abseits der...

Was it ? I am certain he agreed to give up and wasnt possible for him But when that was, and how it is today. I forgot when it was; Seeing that he isnt that close as i expected, and how close i am to "higher average X3Ds". I expected the gap being bigger, especially in the Cache department...

tWTR_S 7 tWTR_L 24 // tRDWR__SG/DG auto, damit du dich mit tCWL Formeln nicht rumschlagen musst Sobald TM5 stabil, tWTR_S 4 TM5 errors immer screenshotten (3-4 sammeln) Falls instabil vorerst tRDWR_SG/DG hoch, für IMC efficiency 1713225091 Schöne RCD Solltest du dir mal überlegen die BoltV's...

I do i do For this bricked SKU its on 65° ThermalBoost Max And on 1.3(25)v VID-MAX. The 25mV more "freedom" are only granted if i dont exceed EDC of 90A But given this sample does pull vampire power because a whole CCD exists ~ i hit it. I wouldn't push you, if i didnt think there is headroom...

Yes indeed Nono man if you take my help, you gotta deliver better & beat me 8-) ^ peaks to 672 but current AGESA is too dynamic in boost, doesnt hold it ~ maybe some CO value is suboptimal I don't know what's "good" but 434p per thread (12) vs 418p / thread (16) Please work hard 💪 Tbh i've...