Suchergebnisse

Hab ich was anderes behauptet? Die BGA Pads bzw. ihre Anzahl geben aber die Chipgröße vor, da es sich (wie seit Jahren Standard) wohl wieder um einen Flip Chip handelt. Und die solderballs demnach mit dem top Metal laser verbunden werden.

Holt, der limitieren der Faktor sind die BGA Pads bzw. Balls. Die können nicht beliebig verkleinert werden. Und wenn dein DDR4 IF 10mm2 für die Pins braucht bringt es nichts wenn die Logik nur 4mm2 statt 8mm2 benötigt, du brauchst eh einen 10mm2 Chip. Also nimmt man den älteren Prozess, der...

Warum sollte man den I/O Die in 7nm herstellen? Der wird dadurch nicht kleiner, weil die Kontakte darunter und die Leistungstransistoren nicht weiter verkleinert werden können. Das würde nur die Kosten grundlos um ein vielfaches erhöhen. Du nennst also funktionierende ES, die schon an Partner...

Es ging Anhang der Zahlen nur darum, dass in den IO Die kein L4 Cache passiert dürfte.

Ich geh davon aus, dass folgende Tabelle stimmt. Also 8 MB auf 16mm²

L3 wird in den chiplets stecken, wäre sonst zu weit vom Core weg und mit zu großen Latenzen verbunden. An einen L4 glaub ich nicht, denn der müsste ja idealerweise größer sein als der L3. Ausgehend von Zen1 wären dass bei 64 Cores ja 128MB L3, also doppelt so viel L4 wäre nötig. Ausgehend von...

Benennen die den 10nm Prozess um, um mit TSMC gleichzuziehen oder ist das wirklich was neues?

Nö hätte er nicht, da er im Singlecore auf 5GHz boostet.

Stimmt da schlummern ja noch zig neue Produkte, vielleicht finden sie den Schlüssel nicht mehr?

Warum das denn? Die Anzahl der CCX hat keine Abhängigkeit mit der Anzahl der Speichercontroller, danausowenig ist ein die auf 2 CCX beschränkt. Das liegt daran, dass man zwei zusätzliche Dice aktiviert haben, die keinen eigenen memorycontroller haben. Das liegt nicht an der Anzahl der CCX.

Siehe mein Beitrag Ende Seite 1. Es werden wahrscheinlich keine 6 core CCX.

Es werden entweder 4 oder 8 cores pro CCX, da Rome allen Anschein nach 64 cores haben wird und das nicht mit einem 6 core CCX zu realisieren ist. 8 core könnte allerdings zu hohe Latenzen zum L3 zur Folge haben.

Naja, wenn ich zocke, kann ich mit Ryzen und einer 300€ teureren Graka idr. bessere Ergebnisse erzielen.

Die Option ist meines Wissens Default immer an, da es nicht vermerkt ist, ist davon auszugehen, das es noch an ist.

Der 9900k war Dank Multicode enhancment aber übertaktet, der Rest @stock oder eingebremst.

Warum sollte die Firma ihre Reputation aufs Spiel setzen um Intel eine auszuweichen? Wozu wäre das gut?

Der Vergleich zum 8700k ist aber auch Käse, denn dieser hat im Gegensatz zum 9900k MCE disabled. Es wird also alles getan um den 9900k gut dastehen zu lassen. Ist der at Stock etwa langsamer bei Teillast als der 8700k?

@iWebi: Hardware Unboxed?

Bei einer office möre geht es aber eher um Zuverlässigkeit und da ist eine fast 8 Jahre alte Plattform nicht unbedingt die beste Wahl, noch dazu mit dem SATA bug

Also ich komm da mit 300€ hin: 1 Western Digital WD Green PC SSD 240GB, SATA [2017] (WDS240G1G0A) 1 AMD Athlon 200GE, 2x 3.20GHz, boxed (YD200GC6FBBOX) 1 G.Skill RipJaws 4 rot DIMM Kit 8GB, DDR4-2666, CL15-15-15-35 (F4-2666C15D-8GRR) 1 ASRock AB350M-HDV (90-MXB3P0-A0UAYZ) 1 Enermax MaxPro 400W...