SK Hynix kündigt vierte Generation seines 3D-NAND mit 72 Lagen an

[HWL News Bot]

SK Hynix hat die inzwischen vierte Generation seines 3D-NANDsangekündigt. Wie der Chiphersteller mitteilt, wird die neue Generation nochmalsmehr Lagen auf einem Chip vereinen. Insgesamt sollen 72 Lagen übereinandergestapelt werden und damit eine Speicherdichte von 256 Gbit respektive 32 GBpro Chip erreicht werden. Zuvor wurden 48 Lagen aufeinander gestapelt. Bei der Speichertechnik greift SK Hynix auf TLCzurück, womit pro Zelle drei Bit gespeichert werden können.Neben der höheren Speicherkapazität sollen als weitererVorteil die Produktionskosten geringer ausfallen. SK Hynix spricht gegenüber

 

[Crusha]

Wieivel Lagen waren denn bis jetzt immer verbaut?

 

[oooverclocker]

Soll das dann auch in DDR4/5- Steckplätze kommen, oder wie soll man das jetzt verstehen? - Bei 32GB, bzw. 64GB pro Chip bräuchte man für 500GB bzw. 1TB ja mindestens 16 Chips... Das klingt ziemlich blöd: wo soll das hinpassen? Sicher, dass es sich nicht eher um 256, bzw. 512 GB pro Chip handelt?
Das wäre eine Verdopplung zu aktuell am Markt käuflichen, 3D- MLC- Modellen.

 

[Betabrot]

Wieivel Lagen waren denn bis jetzt immer verbaut?

Steht doch im Artikel.... "Zuvor wurden 48 Lagen aufeinander gestapelt"

 

[smalM]

Bei 32GB, bzw. 64GB pro Chip bräuchte man für 500GB bzw. 1TB ja mindestens 16 Chips...[...] Sicher, dass es sich nicht eher um 256, bzw. 512 GB pro Chip handelt?

Da hat sich der Redakteur unglücklich ausgedrückt, er hätte "32 GB pro Die" schreiben sollen. Ich weiß allerdings nicht, wieviele Dies SK Hynix z.Z. maximal auf einem Chip aufeinanderstapelt.