HWL News Bot
News
Thread Starter
- Mitglied seit
- 06.03.2017
- Beiträge
- 113.820
... weiterlesen
Samsung stellt ersten LPDDR5 mit 30 % geringerer Leistungsaufnahme vor
- Ersteller HWL News Bot
- Erstellt am
... weiterlesen
L
lll
Guest
Hört sich alles gar nicht schlecht an, zwar keine große revolutionären Änderungen aber eine solide Weiterentwicklung, Samsung scheint hier wohl eine Führungsrolle einnehmen zu wollen wenn sie schon zeitnahe in die Massenproduktion starten könnten.
smalM
Enthusiast
"Samsung hat nun angekündigt, ab sofort in der Lage zu sein, DDR5-Speicher zu fertigen, zu testen und zu validieren"
"This afternoon the company is announcing that they have completed fabrication, functional testing, and validation of a prototype 8Gbit LPDDR5 module"
"Laut eigenen Angaben ist man in kürzester Zeit auch in der Lage, in die Massenfertigung zu gehen"
"while Samsung isn’t ready to start mass production quite yet, the company’s press release notes that they’re already eyeing it"
"Samsung gibt eine Datenrate von 6,4 GBit/s pro Pin für den LPDDR5 an"
"Samsung is targeting up to 6.4Gbps/pin with the new memory"
Wieso habe ich nach dem Lesen des AnandTech-Artikels einen ganz anderen Eindruck als nach dem Lesen dieses Artikles?
"Die Taktraten von LPDDR5 sind mit LPDDR4 gleich geblieben, durch die Verdopplung der Speicherbänke pro Kanal bietet LPDDR5 die höhere Bandbreite."
Hier kommt das Differential Clocking ins Spiel.
Es bedeutet nichts anderes, als daß der Datenbus mit einer anderen Geschwindigkeit läuft als der Befehls- und Adressbus (also so, wie bei GDDR5 auch).
LPDDR5 kann den Takt auf dem Datenbus verdoppeln oder vervierfachen. Läuft der Befehls-/Adressbus mit 1GHz, kann der Datenbus also mit 4GHz laufen. Die Übertragung auf beiden Bussen erfolgt in DDR.
Was gleich bleibt ist der Takt, der in den RAM-Bänken anliegt - wie üblich. Wo sich die Verdopplung der Speicherbänke gegenüber LPDDR4X tatsächlich auswirkt: Der 16n-Pefetch kann nun mit nur einem Lesevorgang aus den 16 RAM-Bänken gefüllt werden.
"This afternoon the company is announcing that they have completed fabrication, functional testing, and validation of a prototype 8Gbit LPDDR5 module"
"Laut eigenen Angaben ist man in kürzester Zeit auch in der Lage, in die Massenfertigung zu gehen"
"while Samsung isn’t ready to start mass production quite yet, the company’s press release notes that they’re already eyeing it"
"Samsung gibt eine Datenrate von 6,4 GBit/s pro Pin für den LPDDR5 an"
"Samsung is targeting up to 6.4Gbps/pin with the new memory"
Wieso habe ich nach dem Lesen des AnandTech-Artikels einen ganz anderen Eindruck als nach dem Lesen dieses Artikles?
"Die Taktraten von LPDDR5 sind mit LPDDR4 gleich geblieben, durch die Verdopplung der Speicherbänke pro Kanal bietet LPDDR5 die höhere Bandbreite."
Hier kommt das Differential Clocking ins Spiel.
Es bedeutet nichts anderes, als daß der Datenbus mit einer anderen Geschwindigkeit läuft als der Befehls- und Adressbus (also so, wie bei GDDR5 auch).
LPDDR5 kann den Takt auf dem Datenbus verdoppeln oder vervierfachen. Läuft der Befehls-/Adressbus mit 1GHz, kann der Datenbus also mit 4GHz laufen. Die Übertragung auf beiden Bussen erfolgt in DDR.
Was gleich bleibt ist der Takt, der in den RAM-Bänken anliegt - wie üblich. Wo sich die Verdopplung der Speicherbänke gegenüber LPDDR4X tatsächlich auswirkt: Der 16n-Pefetch kann nun mit nur einem Lesevorgang aus den 16 RAM-Bänken gefüllt werden.
Zuletzt bearbeitet:
