HWL News Bot
News
Thread Starter
- Mitglied seit
- 06.03.2017
- Beiträge
- 113.949
... weiterlesen
SSD-Controller Phison PS5016-E16 will mit PCI-Express-4.0 durchstarten
- Ersteller HWL News Bot
- Erstellt am
... weiterlesen
Jaimewolf3060
Banned
- Mitglied seit
- 11.09.2007
- Beiträge
- 3.093
Für was sollte man unnützen Schwachsinn unterstützen?
Braucht man bestimmt im Consumer Bereich.
Aber Hauptsache gegen Intel geschrieben.
Dummschwätzer wie immer....
Averomoe
Experte
- Mitglied seit
- 02.06.2015
- Beiträge
- 403
Reiß dich mal am Riemen.
Natürlich kann man jetzt schon was davon haben. Anstatt 4 Lanes PCIe Gen3 zu verschwenden, kann man damit nur 2 nach Gen4 nutzen. Wen Zen2 wieder nur 16 Lanes mitbringt, hat man bei einer PCIe-SSD noch 14 Lanes übrig bei gleicher Geschwindigkeit, anstatt wie bisher nur noch 12 Lanes.
Sobd eine PCIe Gen4 mit nur 2 Lanes kommt, hole ich mir so'n Ding auch.
Natürlich kann man jetzt schon was davon haben. Anstatt 4 Lanes PCIe Gen3 zu verschwenden, kann man damit nur 2 nach Gen4 nutzen. Wen Zen2 wieder nur 16 Lanes mitbringt, hat man bei einer PCIe-SSD noch 14 Lanes übrig bei gleicher Geschwindigkeit, anstatt wie bisher nur noch 12 Lanes.
Sobd eine PCIe Gen4 mit nur 2 Lanes kommt, hole ich mir so'n Ding auch.
Dave223
Legende
Ich frage mich immer, welcher 0815 User 1500+/1000+ Geschwindigkeiten braucht? Und vor allem für was sinnvoll?
Klar, Fortschritt schön und gut, aber ich hätte lieber 500/500 mit 4+ TB zu humanen Preisen als 500000/500000 mit 1 TB für zig hunderte Euro
Klar, Fortschritt schön und gut, aber ich hätte lieber 500/500 mit 4+ TB zu humanen Preisen als 500000/500000 mit 1 TB für zig hunderte Euro
wwwnutzer
Enthusiast
Wie kommst du den darauf das Zen 2 nur 16 Lanes hat? Bzw wieso schreibst du wieder, dir ist schon klar wie viele Lanes Zen1 hat?
Zuletzt bearbeitet:
Bitmaschine
Urgestein
- Mitglied seit
- 01.03.2013
- Beiträge
- 2.256
Mo3Jo3
Experte
Ich denke was Avero sagen wollte ist klar. Bin mal gespannt, wie schnell sich PCIe4 durchsetzen wird. Und vor allem, was ist mit den ganzen 4xPCIe3 NVMe laufwerken, kann sowas z.b. Mit Lanerouting auf 2x4.0 umgeswichted werden?
G
Gelöschtes Mitglied 224772
Guest
Sobald man (beispielsweise mit Hyper-V unter Win10) größere Datenmengen erzeugt/verschiebt etc. (100GB VHDx Files) machen sich die PCIe x4 SSDs schon bemerkbar. Ich sehe außerdem immer gerne, wenn eine Windows 10 VM in unter 30 Sekunden fertig installiert ist. Da geht einem einfach das Herz auf!
Holt
Legende
- Mitglied seit
- 05.07.2010
- Beiträge
- 29.779
Averomoe, AM4 hat mit einer RYZEN CPU (mit den APUs sind es teils weniger) 16 PCIe 3.0 Lanes die für die Graka sind und nur in x8/x8 aufgeteilt werden können, zumindest offiziell, bei TR der ja die gleichen Dies hat, geht auch x4/x4/x4/x4. Dann gibt es je bei den ganzen AM Prozessoren auch einen internen Chipsatz, der bietet nochmal 4 (bei APUs teils nur 2) PCIe 3.0 Lanes und 2 SATA Ports, allerdings sind die geshared. Bei B350/450 Boards mit 6 SATA Ports sieht man dies häufig, der B350/450 ist der externe Chipsatz und hat selbst nur 4 SATA Lane, die andere beiden kommen dann meist von internen Chipsatz und fallen eben weg, wenn man den M.2 Slot belegt. Diesen externen Chipsätze sind auch noch mal mit 4 PCIe 3.0 Lanes angebunden und weil es ja auch die Pseudo-Chipsätze A300 und X300 gibt die selbst keine I/O bieten und daher auch nicht diese 4 Lanes belegen, zählt AMD sie mit und kommt auf 24 PCIe 3.0 Lanes, aber außer einem Board in einem Mini-Formfaktor welches kürzlich vorgestellt wurde, gibt es keine A300 oder X300 und damit praktisch also 20 PCIe 3.0 Lanes.
Die externen Chipsätze haben auch noch mal PCIe Lanes, aber nur bis zu 8 PCIe 2.0 Lanes. Bei einigen wenigen X370/470 Boards werden auch die 2 PCIe 3.0 Lanes verwendet, die sind dann aber nie an Slots, sondern immer fest mit einem Controller Onboard verbunden, denn sie sollen gerüchteweise die PCIe Spezifikation nicht einhalten und damit kann man da eben nur Controller anhängen die damit kein Problem haben.
Bei Intels S. 1151(v2) sieht es so aus, dass die CPUs ebenfalls 16 PCIe 3.0 Lanes haben die wie die 16 von AM4 für die Graka gedacht sind, aber nicht zwangsweise so verwendet werden müssen. Diese lassen sich bei Intel auf Boards mit Z Chipsatz (oder C für die Xeons) dann in x8/x8 oder x8/x4/x4 aufteilen. Dazu kommen 4 für die Anbindung des Chipsatzes, die sich zwar DMI3 nennt, technisch aber PCIe 3.0 x4 ist. Die Chipsätze bieten bei Intel seit den 100ern (außer dem H110 und H310) PCIe 3.0 Lanes und zwar bis zu 24 im Fall der Z270, Z370 und Z390. Dieses sind aber auch teilweise mit anderen I/O geshared:
Die wo unten Intel PCIe Storage Device steht, sind die üblicherweise an die M.2 Slots geführt werden, denn nur die unterstützen RAID oder das Caching mit den Optane SSDs. Die die Anfangs erwähnten 16 direkt von der CPU kommen noch dazu, insgesamt kann man bei S.1151(v2) also bis zu 40 PCIe 3.0 Lanes haben, bei AM4 bis zu 20 (22 sollte das Boards die beiden des externen Chipsatzes nutzen) plus 8 PCIe 2.0 Lanes. AMD hat ja 500er Chipsätze angekündigt, mal sehen was sie da bzgl. der PCIe Lanes machen werden.
Intel dürfte erst mit dem nächsten Sockel, also frühestens Ende des Jahres mit Ice Lake, sollten sie es schaffen den bis dahin auf den Markt zu bekommen, dann auf PCIe 4.0 wechseln und dann ist auch da die Frage ob dies nun nur die Lanes der CPU betrifft die für die Graka gedacht sind oder auch gleich die Lanes der Chipsätze (und damit natürlich auch deren Anbindung). Historisch haben diese ja die schnelleren PCIe Lanes immer erst eine ganze Weile später bekommen, so hatte Iva Bridge PCIe 3.0 Lanes, aber erst mit Skylake kamen diese in die Chipsätze und AMD hat mit FM2+ PCIe 3.0 eingeführt, aber im Grunde bis heute nicht wirklich in den Chipsätzen, von den beiden genannten Lanes und dem internen Chips der CPU mal abgesehen.
Mehr PCIe Lanes wird der AM4 Sockel nicht bekommen können, dazu bräuchte man mehr Pins und hätte man diese gewollt, so hätte man dies schon von Anfang an haben können, denn im Zeppelin Die stecken noch mindestens 8 PCIe 3.0 Lanes mehr drin, sonst wären es bei den TR ja nicht möglich so viele PCIe Lanes zu haben. Die TR haben nämlich 60 plus den 4 für den X399er Chipsatz und zwar sind das 16+16 (die eben auch bei AM4 für die Graka da sind) +8+8 (diese 8 Lanes bleiben bei AM4 ungenutzt) +4+4 (der beiden internen Chipsätze) +4 (die eben für die Anbindung des externen Chipsatzes genutzt werden, aber man braucht sie ja nur von einem Die dafür, bei anderen Die sind sie daher frei).
Mo3Jo3, nein man kann nicht einfach eine PCIe 3.0 x4 SSD an zwei PCIe 4.0 Lanes mit voller Performance betreiben. Bei PCIe gilt bzgl. der Anzahl als auch der Geschwindigkeit der Lanes jeweils der kleinste gemeinsame Nenner, als dem Fall dann 2 Lanes mit den 8Gb/s von PCIe 3.0 Um die zu umgehen wäre ein entsprechender PCIe Switch (auch als PLX Chips bekannt) nötig, die sind aber teuer (vor allem seit Avago 2014 PLX übernommen hat) und brauchen viel Strom, weshalb sie kaum noch auf den Boards zu finden sind, während es früher öfter welche gab um mehr PCIe Lanes für Grakas zur Verfügung zu stellen.
Wie teuer die PLX Chips sind, zeigt der Vergleich der ASUS Hyper M.2 X16 Card (90MC05G0-M0EAY0) (die war schon mal für 40€ zu haben) die keinen PLX Chip hat, so dass nur dann alle M.2 Slots funktionieren, wenn der x16 Slot PCIe Lane Bifurkation auf x4/x4/x4/x4 erlaubt (wie bei TR4 und S.2066) mit dem Preis der HighPoint SSD7102 die einen PLX Chip hat, da gehen also immer alle 4 M.2 Slots, egal was der PCIe Slot kann in dem sie steckt und selbst wenn der nur eine PCIe Lane besitzen würde, könnte man damit 4 SSDs betreiben, wenn auch mit unterirdischer Performance.
Die externen Chipsätze haben auch noch mal PCIe Lanes, aber nur bis zu 8 PCIe 2.0 Lanes. Bei einigen wenigen X370/470 Boards werden auch die 2 PCIe 3.0 Lanes verwendet, die sind dann aber nie an Slots, sondern immer fest mit einem Controller Onboard verbunden, denn sie sollen gerüchteweise die PCIe Spezifikation nicht einhalten und damit kann man da eben nur Controller anhängen die damit kein Problem haben.
Bei Intels S. 1151(v2) sieht es so aus, dass die CPUs ebenfalls 16 PCIe 3.0 Lanes haben die wie die 16 von AM4 für die Graka gedacht sind, aber nicht zwangsweise so verwendet werden müssen. Diese lassen sich bei Intel auf Boards mit Z Chipsatz (oder C für die Xeons) dann in x8/x8 oder x8/x4/x4 aufteilen. Dazu kommen 4 für die Anbindung des Chipsatzes, die sich zwar DMI3 nennt, technisch aber PCIe 3.0 x4 ist. Die Chipsätze bieten bei Intel seit den 100ern (außer dem H110 und H310) PCIe 3.0 Lanes und zwar bis zu 24 im Fall der Z270, Z370 und Z390. Dieses sind aber auch teilweise mit anderen I/O geshared:
Die wo unten Intel PCIe Storage Device steht, sind die üblicherweise an die M.2 Slots geführt werden, denn nur die unterstützen RAID oder das Caching mit den Optane SSDs. Die die Anfangs erwähnten 16 direkt von der CPU kommen noch dazu, insgesamt kann man bei S.1151(v2) also bis zu 40 PCIe 3.0 Lanes haben, bei AM4 bis zu 20 (22 sollte das Boards die beiden des externen Chipsatzes nutzen) plus 8 PCIe 2.0 Lanes. AMD hat ja 500er Chipsätze angekündigt, mal sehen was sie da bzgl. der PCIe Lanes machen werden.
Intel dürfte erst mit dem nächsten Sockel, also frühestens Ende des Jahres mit Ice Lake, sollten sie es schaffen den bis dahin auf den Markt zu bekommen, dann auf PCIe 4.0 wechseln und dann ist auch da die Frage ob dies nun nur die Lanes der CPU betrifft die für die Graka gedacht sind oder auch gleich die Lanes der Chipsätze (und damit natürlich auch deren Anbindung). Historisch haben diese ja die schnelleren PCIe Lanes immer erst eine ganze Weile später bekommen, so hatte Iva Bridge PCIe 3.0 Lanes, aber erst mit Skylake kamen diese in die Chipsätze und AMD hat mit FM2+ PCIe 3.0 eingeführt, aber im Grunde bis heute nicht wirklich in den Chipsätzen, von den beiden genannten Lanes und dem internen Chips der CPU mal abgesehen.
Mehr PCIe Lanes wird der AM4 Sockel nicht bekommen können, dazu bräuchte man mehr Pins und hätte man diese gewollt, so hätte man dies schon von Anfang an haben können, denn im Zeppelin Die stecken noch mindestens 8 PCIe 3.0 Lanes mehr drin, sonst wären es bei den TR ja nicht möglich so viele PCIe Lanes zu haben. Die TR haben nämlich 60 plus den 4 für den X399er Chipsatz und zwar sind das 16+16 (die eben auch bei AM4 für die Graka da sind) +8+8 (diese 8 Lanes bleiben bei AM4 ungenutzt) +4+4 (der beiden internen Chipsätze) +4 (die eben für die Anbindung des externen Chipsatzes genutzt werden, aber man braucht sie ja nur von einem Die dafür, bei anderen Die sind sie daher frei).
Mo3Jo3, nein man kann nicht einfach eine PCIe 3.0 x4 SSD an zwei PCIe 4.0 Lanes mit voller Performance betreiben. Bei PCIe gilt bzgl. der Anzahl als auch der Geschwindigkeit der Lanes jeweils der kleinste gemeinsame Nenner, als dem Fall dann 2 Lanes mit den 8Gb/s von PCIe 3.0 Um die zu umgehen wäre ein entsprechender PCIe Switch (auch als PLX Chips bekannt) nötig, die sind aber teuer (vor allem seit Avago 2014 PLX übernommen hat) und brauchen viel Strom, weshalb sie kaum noch auf den Boards zu finden sind, während es früher öfter welche gab um mehr PCIe Lanes für Grakas zur Verfügung zu stellen.
Wie teuer die PLX Chips sind, zeigt der Vergleich der ASUS Hyper M.2 X16 Card (90MC05G0-M0EAY0) (die war schon mal für 40€ zu haben) die keinen PLX Chip hat, so dass nur dann alle M.2 Slots funktionieren, wenn der x16 Slot PCIe Lane Bifurkation auf x4/x4/x4/x4 erlaubt (wie bei TR4 und S.2066) mit dem Preis der HighPoint SSD7102 die einen PLX Chip hat, da gehen also immer alle 4 M.2 Slots, egal was der PCIe Slot kann in dem sie steckt und selbst wenn der nur eine PCIe Lane besitzen würde, könnte man damit 4 SSDs betreiben, wenn auch mit unterirdischer Performance.
Ali G
Experte
- Mitglied seit
- 06.03.2016
- Beiträge
- 1.481
Der Einkaufspreis den die Hersteller für PLX Chips zahlen liegt oftmals unter 100€, in sofern liegt es nicht an den superteuren PLX Chips dass die eine Karte über 400€ und die andere 40€ kostet.
Quatsch - die gemeine Datenratte hat einen USB-Anschluss 
:
btt: Finde den Controller durchaus attraktiv und mit Zen2 steht PCIe4 schließlich wirklich vor der Tür. Könnte auf jeden Fall interessant werden in den nächsten Monaten was neue SSDs angeht. Ich fürchte nur wieder, dass erneut nur die Transferraten im Vordergrund stehen werden und wichtigere Faktoren die gute SSDs ausmachen wieder ins Hintertreffen geraten.
:
btt: Finde den Controller durchaus attraktiv und mit Zen2 steht PCIe4 schließlich wirklich vor der Tür. Könnte auf jeden Fall interessant werden in den nächsten Monaten was neue SSDs angeht. Ich fürchte nur wieder, dass erneut nur die Transferraten im Vordergrund stehen werden und wichtigere Faktoren die gute SSDs ausmachen wieder ins Hintertreffen geraten.
Zuletzt bearbeitet:
Holt
Legende
- Mitglied seit
- 05.07.2010
- Beiträge
- 29.779
Die Latenz dürfte durch PCIe 4.0 wohl auch minimal sinken, können damit doch neben den Daten auch die Befehle schneller übertragen werden, aber die größte Latenz macht immer noch das NAND aus und da wird man sehen müssen wie weit diese gesenkt werden kann. Samsung versucht es beim Z-NAND ja, aber das Niveau des 3D XPoint in den Optane haben sie damit bisher nicht erreicht. Außerdem dürfte es teuer sein und die meisten Privatkunden möchten lieber billige SSDs als schnelle SSDs haben. Die billigen schaffen dann aber nur bei Sonnenschein gute Werte, also beim Benchen über wenige GB auf der leeren SSD.
Man sieht es doch bei denen mit QLC, also vor allem der Crucial P1 und Intel 660p (die sich ja sehr ähnlich sind, wobei Intel zusätzlich noch am DRAM Cache spart und allen Kapazitäten nur 256MB spendiert). Bei QLC ist nicht nur die Schreib- sondern auch die Leseperformance im QLC Bereich geringer, bei 4k QD1 Lesend sind es bei der 860 QVO nur 4.400 IOPS statt 7.500 aus dem Pseudo-SLC Bereich, QD32 werden im QLC sogar weniger als halb so viele IOPS lesend wie aus dem Pseudo-SLC erzielt. Anders als die 860 EVO und bei SSDs mit TLC üblich, hält die Crucial P1 die Daten aber extra lange in ihrem, bei leerem Laufwerk üppig dimensionierten Pseudo-SLC Schreibcache:
Man zahlt eben dafür wie eine SSD auch dann noch performt wenn sie recht voll ist und die Workloads anspruchsvoller werden, wie es Ttweaktown sehr passend im Review der Optane 905P schreibt:
Man sieht es doch bei denen mit QLC, also vor allem der Crucial P1 und Intel 660p (die sich ja sehr ähnlich sind, wobei Intel zusätzlich noch am DRAM Cache spart und allen Kapazitäten nur 256MB spendiert). Bei QLC ist nicht nur die Schreib- sondern auch die Leseperformance im QLC Bereich geringer, bei 4k QD1 Lesend sind es bei der 860 QVO nur 4.400 IOPS statt 7.500 aus dem Pseudo-SLC Bereich, QD32 werden im QLC sogar weniger als halb so viele IOPS lesend wie aus dem Pseudo-SLC erzielt. Anders als die 860 EVO und bei SSDs mit TLC üblich, hält die Crucial P1 die Daten aber extra lange in ihrem, bei leerem Laufwerk üppig dimensionierten Pseudo-SLC Schreibcache:
Die meisten Benchmarks messen daher nur die Performance des Pseudo-SLC Bereiches, was aber wenig praxisrelevant ist. Im AnandTech Storage Bench - Light schafft sie voll nur 250,1MB/s, etwas weniger als die MX500 und im AnandTech Storage Bench - Heavy sind es voll nur noch 152MB/s, die MX500 hat dann mit 235MB/s deutlich mehr und die 970 Evo muss sich mit ihren 637,8MB/s im Testfeld nur der Optane 900P (1136,7MB/s) geschlagen geben.
Man zahlt eben dafür wie eine SSD auch dann noch performt wenn sie recht voll ist und die Workloads anspruchsvoller werden, wie es Ttweaktown sehr passend im Review der Optane 905P schreibt: