LPDDR5 legt bei der Geschwindigkeit nochmals zu

[HWL News Bot]

Das Speichergremium JEDEC hat die Spezifikationen von LPDDR5 festgelegt. Der neue Standard sieht eine höhere Geschwindigkeit vor und soll dabei trotzdem weniger Energie benötigen. Als Einsatzgebiet des Speichers werden vor allem mobile Geräte wie Smartphones genannt. Hier ist der niedrigere Energiebedarf zur Schonung des Akkus besonders wichtig.Mit LPDDR5 sollen laut den Vorgaben bis zu 6.400 MHz pro Pin möglich sein. Damit würde sich die Geschwindigkeit gegenüber LPDDR4-3200 verdoppeln. Zudem unterstützt LPDDR5 nun bis zu 16 Memory Banks, womit hier gegenüber dem Vorgänger ebenfalls eine Verdoppelung vorgenommen wird.{razuna...

... weiterlesen

 

[Bitmaschine]

Sauber Ich freue mich auf die Tests und der Vergleich gegenüber LPDDR4 und Gesamtsystemperformance.

 

[smalM]

Mit LPDDR5 sollen laut den Vorgaben bis zu 6.400 MHz pro Pin möglich sein.

Es sind 6400 MT/s.
Immer schön Takt und Transfers auseinanderhalten, es heißt ja nicht LPSDR5...

 

[MENCHI]

Wow... und CL von 20 und mehr

 

[DeckStein]

dass die cl steifen ist klar.

cl von 2 bei 200mhz ist die selbe zeit wie cl 4 bei 400mhz ^^, oder irre ich da?

 

[smalM]

Nein, Du irrst Dich nicht.
Zwar wurde von Version zu Version der Takt auf dem Datenbus jeweils verdoppelt, aber alle LPDDR-Variationen haben nur zwischen 200 MHz und 266 MHz Takt in den RAM-Bänken. Die CL wird in Anzahl Takten des Datenbus-Taktes angegeben, verdoppelt sich also zwangsläufig mit jeder Verdopplung des Datenbus-Taktes.

 

[DeckStein]

also ist es im endeffekt vollkommen egal?

 

[Rollo3647]

also ist es im endeffekt vollkommen egal?

Nein, die doppelte Frequenz holt ein bischen raus. 3000-cl15 zu 3200-cl16 sind(fast/nahezu) identisch.

 

[MENCHI]

Nur vergisst nicht die Latenzen

 

[DeckStein]

ist das nicht das cl in "cl" ?

 

[smalM]

CL ist eigentlich die Abkürzung für Column Access Strobe Latency. Das ist die Wartezeit vom Absenden des Lesebefehls bis zur Bereitstellung der Daten.
Bis es aber zum Absenden des Lesebefehls kommen kann, müssen erst die Adressdaten übermittelt werden, wo wieder Wartezeiten entstehen.
Und selbstverständlich kostet das Übermitteln von Adress- und Nutzdaten selbst ebenfalls Zeit, weswegen sich die Latenzen aus Sicht der CPU zu kleinen Ewigkeiten summieren. So benötigt zB. ein Vortex-Kern im A12 für den Zugriff auf das LPDDR4-RAM ca. 450~500 Takte, gegen 22 Takte für den Zugriff auf den L2-Cache. Wenn da nun die Übertragung von und zum RAM bei LPDDR5 schneller erfolgt, hilft das natürlich etwas.
Der Fokus der Entwicklung lag aber natürlich auf der höheren Datenrate und nicht darauf ein paar CPU-Takte Latenz einzusparen.