SiPearl zeigt Floorplan des Rhea-HPC-Soc: 72 Kerne, HBM2 und mehr

[HWL News Bot]

So war dies sicherlich nicht geplant: Im Rahmen eines Besuchs eines französischen Regionalpolitikers bei SiPearl sind einige Details aus der europäischen Entwicklung für Hochleistungsmikroprozessoren, bzw. der European Processor Initiative (EPI) entfleucht.
... weiterlesen

 

[pescA]

Schon lustig, wie die EU ihre Unabhängigkeit aufbauen will:
Mit IP einer japanischen Firma, dran geflanschtem Speicher aus Korea und das ganze gefertigt in Taiwan. So funktioniert Unabhängigkeit!

 

[Gelöschtes Mitglied 198476]

Das Schritt für Schritt zu machen, ist schon richtig und Alternativen zu ARM gibt es in den nächsten paar Jahren auch einfach nicht. Alles auf einmal zu wollen, endet nur in der Katastrophe und dann ist das Thema politisch womöglich tot.

 

[Mo3Jo3]

Schon lustig, wie die EU ihre Unabhängigkeit aufbauen will:
Mit IP einer japanischen Firma, dran geflanschtem Speicher aus Korea und das ganze gefertigt in Taiwan. So funktioniert Unabhängigkeit!

Sollen wir jetzt anfangenden in den Alpen(edit: an der Nordsee ) das Silizium dafür zu schürfen? Bei der EPI dreht es sich in erster Linie um die Entwicklung von eigenen Architekturen und nicht um den Aufbau von Produktionsstraßen.

 

[pescA]

Dann sollen sie doch ein custom RISC-V Design in Dresden fertigen. Nen ARM Kern lizensieren ist keine "Entwicklung von eigenen Architekturen"

 

[Mo3Jo3]

@pescA
Nur weil man ARM lizensiert heißt das ja nicht, dass man einen komplett fertigen Prozessor nimmt, oder den fertigen Aufbau der Transistoren/Caches/Controller/etc.
Apple nutzt für seine nächsten Macs auch ARM CPUs die eine komplette Eigenentwicklung sind.
Wenn man nur von der Unterstützung der Befehlssätze ausgeht, kann man also schon konkurrierende Produkte entwickeln. Stell dir vor ein dritter Player käme jetzt, mit X86 auf neustem Standard, dazu.
Und wenn man schon im HPC Bereich Fuß fassen will, ist es auch besser auf bereits vorhandene Softwareumgebungen zurückgreifen zu können, ansonsten wird man es noch schwerer haben, sich später etablieren zu können.

 

[Gelöschtes Mitglied 198476]

RISC-V ist einfach noch nicht weit genug, um damit in den nächsten 2-3 Jahren praktisch nutzbare Systeme dieser Größenordnung zu bauen. Erstmal nutzt man daher ARM-CPUs, die mit RISC-V-Beschleunigern ergänzt werden sollen und dann will man den RISC-V-Anteil langfristig hochfahren, je nachdem wie sich RISC-V entwickelt und vom Markt angenommen wird. Das dauert einfach.

 

[Mo3Jo3]

Genau so ist es bei Rhea auch.

Der Rhea wird mit dem EPAC (EPI Accelerator) kombiniert: Dieser als Titan bezeichnete Funktionsblock enthält bis zu 256 Bit weite Vector-Einheiten und Tensor-Kerne für künstliche Intelligenz, er basiert auf der offenen Befehlssatzarchitektur RISC-V.

Golem.de: IT-News für Profis

www.golem.de