Weiteres Chiplet-Patent für GPUs: AMD zeigt Konzept auf

[HWL News Bot]

Unter der Patentnummer "US 2020/0409859 A1" hat AMD gegenüber dem United States Patent and Trademark Office ein weiteres Patent eingereicht, welches sich mit einem Chiplet-Design für GPUs beschäftigt. Wir haben ein solches bereits mehrfach gesehen, auch schon von NVIDIA. Selbst konkrete Umsetzungen gibt es in gewissen Bereichen bereits. 
... weiterlesen

 

[Shevchen]

Der primäre Chiplet wird dann wohl eher ne Art "Host-Chiplet" sein, ähnlich wie der I/O Die es gerade auf den CPUs ist und die ganzen Befehle verwaltet, während die Bewältigung der Arbeit dann auf die eigentlichen "Kern-Chiplets" statt finden wird. Ansonsten würde man ziemlich viel an Chipfläche verschwenden, wenn jeder Chiplet einen vollumfänglichen Host-Part hätte, der aber auf Grund der Nicht-Nutzung dann einfach "brach liegt".

Entsprechend sehen wir wohl ne Art Controller-Die und eine unbekannte Anzahl an vernetzten Kern-Dies (ich schätze Mal 2-4 Stück)

Generell stört mich an dem Patent, dass halt gesagt wird, alle Chiplets hätten "Compute-Fähigkeiten". Das "wirkt" ineffizient.

 

[XTR³M³]

Der primäre Chiplet wird dann wohl eher ne Art "Host-Chiplet" sein, ähnlich wie der I/O Die es gerade auf den CPUs ist und die ganzen Befehle verwaltet, während die Bewältigung der Arbeit dann auf die eigentlichen "Kern-Chiplets" statt finden wird. Ansonsten würde man ziemlich viel an Chipfläche verschwenden, wenn jeder Chiplet einen vollumfänglichen Host-Part hätte, der aber auf Grund der Nicht-Nutzung dann einfach "brach liegt".

Entsprechend sehen wir wohl ne Art Controller-Die und eine unbekannte Anzahl an vernetzten Kern-Dies (ich schätze Mal 2-4 Stück)

Generell stört mich an dem Patent, dass halt gesagt wird, alle Chiplets hätten "Compute-Fähigkeiten". Das "wirkt" ineffizient.

was wirkt ineffizient? die chiplets werden einfach mit zb. jeweils 64CUs vorhanden sein, bei 3 chiplets + I/O --> 192CUs... total skalierbare grakas, damit spart AMD nen haufen kohle, da nur noch eine GPU produziert werden muss für low-end bis enthusiast... gleich wie bei den CPUs, und wenn nen paar CUs defekt sind, wirds halt die lowend schiene mit einem chiplet & I/O und fertig.

 

[Shevchen]

was wirkt ineffizient? die chiplets werden einfach mit zb. jeweils 64CUs vorhanden sein, bei 3 chiplets + I/O --> 192CUs... total skalierbare grakas, damit spart AMD nen haufen kohle, da nur noch eine GPU produziert werden muss für low-end bis enthusiast... gleich wie bei den CPUs, und wenn nen paar CUs defekt sind, wirds halt die lowend schiene mit einem chiplet & I/O und fertig.

Ineffizient wäre es, weil halt Chipfläche für I/O in jedem Chiplet gepresst, aber nur bei einem wirklich genutzt werden würde. Beschrieben wird ja ein System aus GPU Chiplets mit einem "Master" und mehreren "Slave" Dies - sinnvoller wäre aber ein einzelner I/O-Controller und dann einfach so viele GPU Chiplets dranflanschen wie man eben haben will - wie bei den CPUs jetzt auch. Evtl. ist in dem Patent auf kreative Weise genau das versteckt, ohne es explizit zu sagen. Da müsste wohl mal jemand mit einem Auge dafür drübergucken.

 

[Richard88]

Ineffizient wäre es, weil halt Chipfläche für I/O in jedem Chiplet gepresst, aber nur bei einem wirklich genutzt werden würde. Beschrieben wird ja ein System aus GPU Chiplets mit einem "Master" und mehreren "Slave" Dies - sinnvoller wäre aber ein einzelner I/O-Controller und dann einfach so viele GPU Chiplets dranflanschen wie man eben haben will - wie bei den CPUs jetzt auch. Evtl. ist in dem Patent auf kreative Weise genau das versteckt, ohne es explizit zu sagen. Da müsste wohl mal jemand mit einem Auge dafür drübergucken.

Das hat man mit "compute" abgedeckt. Man will im patent ja möglichst viel abdecken, damit es nicht umgangen wird