Meteor Lake kommt mit drei unterschiedlichen Kern-Architekturen

[HWL News Bot]

Von IgorsLab kommen gleich mehrere interne (oder mit Partnern) geteilte Folien von Intel, die einige Einblicke in die mobile Variante von Meteor Lake geben. Mit Meteor Lake wechselt Intel ab 2023 auf dem Desktop auf eine sogenannte "Disaggregated"-Strategie für das Design, was nichts anderes bedeutet, als dass Tiles zum Einsatz kommen.
... weiterlesen

 

[Holt]

Die SoC- , I/O- und die GPU-Tiles
...
für den I/O- und SoC-Tile

Im oberen Satz klingt es, als wäre I/O und SoC zwei getrennte Tiles, im zweiten als wäre es nur ein Die. Der Unterschied zwischen einer CPU und einem SoC ist, dass letzterer keinen extern Chipsatz hat und damit alle I/O Funktionen in der CPU integriert sind. Nun ist I/O ja recht vielschichtig, die Controller für RAM und PCIe Lanes wurden schon vor vielen Jahren in die CPUs integriert und damit die Northbridge eliminiert, die letzteren machen dann auch den PCH (aka Southbridge) überflüssig, wie es bei den mobilen CPUs der U Serien von Intel schon lange üblich ist. Die Frage ist aber eigentlich, ist es jetzt nur ein Tile oder übernehmen da zwei Tiles unterschiedliche I/O Ausgaben?

 

[fdsonne]

Im oberen Satz klingt es, als wäre I/O und SoC zwei getrennte Tiles, im zweiten als wäre es nur ein Die.

Nö, das missinterpretierst du...

Zieh nicht einzelne Sätze aus dem Sinnzusammenhang, dann merkst du das auch selbst.
Der erste Part bezieht sich auf die Tiles, die aus mehreren Prozessen stammt. Da werden bis auf den Compute Tile der CPU Cores in Intel 4 die anderen aufgezählt. Also alle, deswegen auch die und in Mehrzahlsprech.
Der zweite Part bezieht sich auf den ersten und spricht zuerst vom GPU Tile in vermutlich TSMC N3 und danach im zweiten Teilsatz von den anderen beiden Tiles (der eben in Summe 3 vom ersten Part genannten) in weniger aktuellen Prozessen. Gepaart mit dem Satz davor, dass das teilweise von Intel kommt ist nichtmal klar, ob die von Intel sind oder man die auch extern fertigen lässt.

Wo da was von zwei getrennte oder ein Die stehen soll, erschließt sich mir dabei absolut nicht.

"Der Compute Tile mit den CPU-Kernen wird in Intel 4 gefertigt werden. Die SoC- , I/O- und die GPU-Tiles kommen teilweise ebenfalls von Intel oder werden – wie im Falle der GPU – extern gefertigt. Der GPU-Tile wird vermutlich auf TSMCs N3 setzen, für den I/O- und SoC-Tile kann Intel auf weniger aktuelle Prozesse setzen. Alles zusammen findet auf einem Base-Tile Platz und wird via Foveros miteinander verbunden."

 

[Don]

So sollte das aussehen:

 

[fdsonne]

Die Frage ist aber eigentlich, ist es jetzt nur ein Tile oder übernehmen da zwei Tiles unterschiedliche I/O Ausgaben?

Da das nach wie vor meines Wissens nach nicht bekannt ist, dürfte das nicht aktuell beantwortbar sein.
Am Ende ist das aber auch eigentlich ziemlich nebensächlich, weil man es eh nicht ändern kann/könnte. Ob das jetzt zwei, fünf oder drölfzig sind, unterm Deckel ist eh das, was der Hersteller meint zu liefern. Funktionieren muss es am Ende. Hier wird sich zeigen ob Intel die selben Schwächen aufzeigt, wie AMD mit dem MCM Ansatz. Vor allem in Sachen Bandbreite zwischen den Compute Die(s) und dem IO Part oder auch der Latenz, die stark steigt ggü. dem bisherigen Ansatz klassischen Ansatz alles in einen Die zu kippen.

@Don
Ja im Endeffekt mehr oder weniger so zu erwarten? Also für jeden "Part" ein eigenes Tile.
Interessant ist, dass sie das von der Größe her quasi Rechteckig hin gebaut haben. Gefühlt müsste da doch schon relativ viel Luft bzw. Freier Platz in den einzelnen Tiles sein damit das genau so passt?
Und auch gemessen daran, dass man ja sehr wahrscheinlich Teile der Tiles auch in anderen Modellen verwendet - also mit anderen Ausbaustufen. Keine Ahnung, denke da bspw. an ein Modell mit größerem GPU Tile.

 

[Gerithos]

Ist battlemarge richtig? Ich dachte das hiess immer battlemage

 

[Tzk]

Wird interessant zu sehen ob Intel den dritten Typ an Cores in den SoC Tile schiebt. Falls ja, können die im Idle einfach den Compute Tile komplett abschalten. Das wäre mal ne Innovation.

So sollte das aussehen:

Nicht so?

Quelle: https://www.techpowerup.com/295790/intel-meteor-lake-p-soc-with-6p-8e-compute-tile-pictured

 

[fdsonne]

Wird interessant zu sehen ob Intel den dritten Typ an Cores in den SoC Tile schiebt. Falls ja, können die im Idle einfach den Compute Tile komplett abschalten. Das wäre mal ne Innovation.

Nicht so?

Das Bild von Don oben zeigt zumindest eine genau so "tiled" CPU wie auf dem Bild zu sehen. Das von TPU ist ja "übermalt" - könnte zudem noch gespiegelt sein und es steht ja sogar drunter, dass es nicht Maßstabsgetreu ist.
Die Alder Lake Bilder der Die Shots bspw. zeigen dass der Compute Part riesig ist im Vergleich. Das sind gut und gerne 50% vom Die. Die GPU ist mit geschätzt ca. 40% vom Rest ggü. dem IO und SoC Krams auch nochmal ein größerer Block. Gemessen an dieser Ausbaustufe würde ich sagen, dass das Bild von Don oben schon hinkommt. Große Core-Area in der Mitte, die GPU an der Seite als weiterer großer Block und den IO und SoC Krams drum rum irgendwie angebaut. Tendentiell müsste IO auch größer als SoC sein. Also eigentlich ist das schlüssig.

 

[Botcruscher]

Das Bild von Don ist trotzdem seltsam. SoC und IO sind beide recht klein. Da lohnt die Aufteilung kaum.

 

[Desssi]

Ach Du scheisse, ich versteh das jetzt aber schon richtig, und da gibts dann auch wieder "minderwertige", ZUSAMMENGEKLEBTE CPUs....?!

 

[Holzmann]

Warum sollte die Klebetechnik minderwertig sein?

 

[Desssi]

Warum sollte die Klebetechnik minderwertig sein?

Na, das hat uns Intel doch hochoffiziell beigebracht... ;-) ... .... ... ...

 

[DragonTear]

Na, das hat uns Intel doch hochoffiziell beigebracht... ;-) ... .... ... ...

Weil das damals eben messbar Nachteile bedeutet hat (Stichwort: Kommunikation zwischen den Modulen).
Heute hoffentlich nicht mehr.

 

[Don]

Nicht so?

Ja kann durchaus sein, dass die einzelnen Tiles anders zugeordnet werden müssen. Mir ging es nur darum, dass SOC- und I/O-Tile getrennte Chips sind.

 

[Paddy92]

Na, das hat uns Intel doch hochoffiziell beigebracht... ;-) ... .... ... ...

Intel hatte damals die lahme IF kritisiert und die daraus resultierenden hohen Latenzen bei der Die-to-Die Kommunikation. AMD hatte ja auch insbesonderen an diesem Punkt bei den Nachfolgern gearbeitet..

Btw. war dies auch mehr oder weniger eine Retourkutsche an AMD. Die meinten doch mit deren Marketing, dass Intel keine richtigen Quadcores hätte, da diese ja nur 2 Dualcores CPUs miteinander verbinden. Daher hätte AMD den "first native x86 quad-core microprocessor" auf den Markt gebracht..

Source: https://www.legitreviews.com/amd-demonstrates-barcelona-the-first-true-native-quad-core-opteron_426

 

[Botcruscher]

Nur hat AMD dafür eine Ewigkeit benötigt. Da liefen auch die guten Q6600 schon deutlich besser mit 4 Kernen.

Marketing hat halt kurze Beine.

 

[Holt]

Weil das damals eben messbar Nachteile bedeutet hat (Stichwort: Kommunikation zwischen den Modulen).
Heute hoffentlich nicht mehr.

Eben, die Verbindungstechnologie der Tiles macht den Unterschied und da setzt Intel mit Halbleiterinterposern auf eine weit fortschrittlichere Technologie als AMD bei seinen CPUs, die viel mehr Verbindungen ermöglichst und dafür sorgen dürfte, dass man eben keinen Unterschied zu einem monolithischen Design merken wird. Das war bei den ersten EYPC anderes, da war es ein großer Unterschied ob eine CPU auf RAM zugreift welches an ihrem eigenen RAM Controller hängt oder eben auf solches an einem RAM Controller eines anderen Dies. Dies hat AMD mit dem Übergang zum Chipletdesign mit einem zentralen I/O Die ja schon behoben, aber es bleiben immer noch deutlich höhere Latenzen zwischen den Kernen auf unterschiedlichen Dies. Wobei es aber eben sowieso nie zu vermeiden ist, auch bei einem Ringbus oder mit Mesh nicht, dass die Latenzen zwischen unterschiedlichen Kernen auch unterschiedlich ausfallen.

 

[Holt]

Da auf der Folie noch "7nm CPU" steht, muss diese mehr als ein Jahr alt sein, denn vor fast genau einem Jahr hat Intel die Fertigungsverfahren umbenannt:

Aus 10 werden 7 nm: Intel benennt Fertigungsgrößen neu und gibt Vorschau auf die nächsten Jahre
Drucken E-Mail
Veröffentlicht am: Montag, 26. Juli 2021

Oder es ist durchweg ein Fake. Letzteres könnte erklären wieso auf der unteren Folie bei DDR5 von "up to 96GB" die Rede ist, bei 1DPC (also ein DIMM pro Kanal) wären dies mit 48GB Riegeln (die meines Wissens nach nicht geplant sind) oder 3 RAM Channels sprechen, aber bei LPDDR5 ist von "up to 64GB" die Rede (wobei das ) dahinter fehlt und dies würde wieder nur für 2 RAM Channels sprechen, denn wieso sollte ein RAM Controller nur bei DDR5 3 Kanälen, aber bei der Lower Power Version davon nur 2 Kanäle unterstützen?

 

[Gamer1969]

Eine Hiobsbotschaft wenn man es so nennen will:

Zitat:

"Based on a report by TrendForce, Intel has yet again had to push back its upcoming Meteor Lake CPUs and it now appears that Intel will only be launching Meteor Lake towards the end of 2023. It's unclear why there has been yet another delay, but Intel is said to have cancelled most of its orders with TSMC for the 3 nm tGPU that Intel will have made at TSMC, for 2023. The knock-on effect of this, is that TSMC is said to be slowing down its production line expansion towards 3 nm, as the company is now unsure if it'll be able to fill its order books for all of 2023. TSMC's main customer for the 3 nm node is still going to be Apple, but with the loss of what is likely to be around six months worth of production from Intel, TSMC is said to be considering cutting its CapEx for 2023.

TSMC's other customers, such as AMD, MediaTek and Qualcomm aren't planning on moving to 3 nm until 2024, so unless there's a change in plans from either of these companies, or increased demand from Apple, TSMC is said to hit the brakes when it comes to starting up new, cutting edge production lines next year. TSMC is also likely to see reduced revenues during 2023 due to Intel's change of plans, although it's too early to make any assumptions. TrendForce also suggests that Intel might still use TSMC's 3 nm node as a backup plan, if Intel would fail to execute on moving to the Intel 4 process, but considering how complex it is to move a design between different foundry processes, this seems unlikely."

Quelle:

Intel Meteor Lake Reportedly Delayed Until End of 2023, Will Have Knock-On Effects for TSMC

Based on a report by TrendForce, Intel has yet again had to push back its upcoming Meteor Lake CPUs and it now appears that Intel will only be launching Meteor Lake towards the end of 2023. It's unclear why there has been yet another delay, but Intel is said to have cancelled most of its orders...

www.techpowerup.com

 

[Paddy92]

Eine Hiobsbotschaft wenn man es so nennen will:

Ich musste erst einmal Google bemühen, um in Erfahrung zu bringen, was Trendforce überhaupt ist. Dann habe ich eine Artikel von denen entdeckt, wo diese folgendes behauptet haben: "While the company is planning to kick off mass production of Core i3 CPUs at TSMC’s 5nm node in 2H21, Intel’s mid-range and high-end CPUs are projected to enter mass production using TSMC’s 3nm node in 2H22."

Soweit ich weiß, setzt Intel bei den aktuellen ADL i3 auf Intel 7 und bei RPL ebenfalls. Deren angeblichen Untersuchungen scheinen nicht so wirklich akkurat zu sein. Wirkt eher so, als würden die einfach nur nachplappern, was irgendwann mal bei Digitimes behauptet wurde, die auch alle paar Tage etwas anderes behaupten.


Intel hingegen gibt aktuell Dementi heraus: "TrendForce's Intel Meteor Lake report seems to have caught the company's attention. Intel's PR firm sent out an unsolicited note this afternoon reiterating that Meteor Lake will be delivered in 2023, and manufacturing remains on schedule"

Nur aufgrund irgendwelcher Gerüchte, ohne wirkliche Quellenangabe, direkt von einer "Hiobsbotschaft" zu schreiben, ist ein wenig übertrieben, findest du nicht auch?
Aber Hey, es ist Intel Bashing und dies liegt im Trend, also Rein immer rein in die Olga..

 

[DTX xxx]

Aber Hey, es ist Intel Bashing und dies liegt im Trend, also Rein immer rein in die Olga..

Aber aber, wenn du dein AMD Abwatschen unterlassen würdest, könntest du zumindest nicht mehr als negatives Beispiel gelten.

Aber ja, diese Meldung ist nun wirklich keine Hiobsbotschaft.

 

[Gamer1969]

Nur aufgrund irgendwelcher Gerüchte, ohne wirkliche Quellenangabe, direkt von einer "Hiobsbotschaft" zu schreiben, ist ein wenig übertrieben, findest du nicht auch?
Aber Hey, es ist Intel Bashing und dies liegt im Trend, also Rein immer rein in die Olga..

Ich habe nur die Nachricht hier verlinkt und mir ist das voll egal ob und was Intel, AMD oder die Marsmännchen liefern.
Hauptsache wir als Verbraucher haben eine gute Auswahl und vor allem ein Wettbewerb zwischen den Herstellern.

 

[Paddy92]

Eine Hiobsbotschaft wenn man es so nennen will:

Also dieser Part ^ sieht mir nicht nach einer reinen Verlinkung aus, sondern eher wie eine Bewertung der Nachricht. Und so, wie du diesen Part formuliert hast, suggeriert dies mir als Leser deines Beitrags, als würdest du davon ausgehen, dass dieses haltlose Gerücht bereits eine Tatsache sei.

 

[2k5lexi]

Weltgeschehen und Tagespolitik entfernt.