Samsung schlägt zurück: QLC mit 280 Lagen erreicht 28,5 GBit/mm²

[HWL News Bot]

Die Veröffentlichung des Programms der 2024 IEEE International Solid-State Circuits Conference (ISSCC) offenbart einige Details zu den geplanten Vorträgen. Aus dieser Vor-Veröffentlichung stammen die ersten Informationen zum schnelleren GDDR7, der ebenfalls dort vorgestellt werden soll.
... weiterlesen

 

[Holt]

Allerdings wird die Fertigung immer komplexer und im Falle des QLC geht es auch darum, dass die Schreibraten mithalten können müssen. Mit 3,2 GBit/s für den V9 VNAND ist Samsung hier aber auf gutem Wege.

Die 3,2Gb/s sind nur die Übertragungsrate zwischen dem NAND und dem Controller, die sagen nichts über die tatsächliche Geschwindigkeit aus, auch wenn eine schnellere Übertragung der Daten da natürlich ein wenig hilft. Am meisten dürfte es beim Interleave helfen, also um mehr Dies pro NAND Channel des Controller anzusprechen was so funktioniert:

Die höhere Übertragungsrate reduziert eben die Länge der hier gelb und blau eingezeichneten Blöcke in denen die Datenübertragung von einem NAND Die den Channel belegt, aber statt den angenommenen 5 Cycles in denen ein NAND dann nach einer Leseanforderung Daten übertragen oder nach einer Schreibanforderung dann die nächsten Daten empfangen kann, werden es dann entsprechend mehr Zyklen sein. Das ist wie bei DRAM, je höher der RAM Takt wird, umso mehr Wartezyklen fallen an, wenn man eigentliche Latenz bzw. Schreibrate eben nicht senken kann.