Du verwendest einen veralteten Browser. Es ist möglich, dass diese oder andere Websites nicht korrekt angezeigt werden. Du solltest ein Upgrade durchführen oder einen alternativen Browser verwenden.
Nachdem Cadence eine Zusammenarbeit mit TSMC für eine Wafer-on-Wafer-Technologie angekündigt hat, folgte nun die Vorstellung eines Speichercontrollers und PHY-IP für DDR5. Es handelt sich um ein IP-Interface im Prototypen-Stadium, welches den DDR5-Standard der JEDEC in einer ersten Version unterstützt.Der von Cadence entwickelte Chip wurde von TSMC in 7 nm gefertigt und erreicht Transferraten von 4.400 MT/s. Damit soll er um 35 % schneller als bisher verfügbarer DDR4-Speicher mit 3.200 MT/s sein. Um den DDR5-Speicher an...