Cadence zeigt ersten DDR5-Speichercontroller

Thread Starter
Mitglied seit
06.03.2017
Beiträge
113.949
cadence.jpg
Nachdem Cadence eine Zusammenarbeit mit TSMC für eine Wafer-on-Wafer-Technologie angekündigt hat, folgte nun die Vorstellung eines Speichercontrollers und PHY-IP für DDR5. Es handelt sich um ein IP-Interface im Prototypen-Stadium, welches den DDR5-Standard der JEDEC in einer ersten Version unterstützt.Der von Cadence entwickelte Chip wurde von TSMC in 7 nm gefertigt und erreicht Transferraten von 4.400 MT/s. Damit soll er um 35 % schneller als bisher verfügbarer DDR4-Speicher mit 3.200 MT/s sein. Um den DDR5-Speicher an...

... weiterlesen
 
Wenn Du diese Anzeige nicht sehen willst, registriere Dich und/oder logge Dich ein.
Hardwareluxx setzt keine externen Werbe- und Tracking-Cookies ein. Auf unserer Webseite finden Sie nur noch Cookies nach berechtigtem Interesse (Art. 6 Abs. 1 Satz 1 lit. f DSGVO) oder eigene funktionelle Cookies. Durch die Nutzung unserer Webseite erklären Sie sich damit einverstanden, dass wir diese Cookies setzen. Mehr Informationen und Möglichkeiten zur Einstellung unserer Cookies finden Sie in unserer Datenschutzerklärung.


Zurück
Oben Unten refresh