IDF: Weitere Infos zu Intels 22-nm-Technik

[dbode]

<p><img style="float: left; margin: 10px;" alt="idf2009" height="100" width="100" src="images/stories/logos/idf2009.gif" />In einer Technologie-Einführung zur 22-nm-Technik gab Marc Bohr weitere Informationen zur kommenden Intel-Fertigungstechnik. Der bereits in der Keynote gezeigte 22-nm-Test-SDRAM-Chip besitzt eine 364 MBit Array Size mit 2,9 Milliarden Transistoren. Er basiert auf der dritten Generation der High-K- + Metal-Gate-Technik. Intel verwendete auf dem Chip zwei verschiedene SRAM-Zellen, eine mit 0,092 um für High-Density-Applications und eine weitere mit 0,108 um für Low-Power-Applications. Erstmals verwendete Intel auf dem Testchip auch I/O Circuits, um die Fertigungstechnik für kommende Mikroprozessoren besser validieren zu können.</p>
<p style="text-align:...<p><a href="/index.php?option=com_content&view=article&id=13131&catid=60&Itemid=203" style="font-weight:bold;">... weiterlesen</a></p>