RISV-V-SoC mit HBM3-Subsystem kann in 5 nm gefertigt werden

[HWL News Bot]

Nachdem OpenFive in der vergangenen Woche eine neue technische Umsetzung eines Interconnect-PHY für zukünftige Chiplet-Designs vorstellte, folgte jetzt die Ankündigung, dass man nun High-Performance-SoCs bei TSMC in 5 nm fertigen könne. Ein Referenzdesign habe den Tape Out erfolgreich geschafft und mache damit den Weg frei, so dass Kunden ihrerseits Chips auf Basis der 5-nm-Fertigung entwickeln können.
... weiterlesen

 

[pkoenig]

@HardwareLUXX, Vertipper in der Überschrift

Gibt es zu RISC-V-Designs mal Benchmarkergebnisse?