TSMC baut Fabrik für 3-nm-Chips

[HWL News Bot]

TSMC gilt weltweit als Marktführer bei der Produktion von Chips und diese Position möchte das Unternehmen auch behalten. Hierfür wird der Auftragsfertiger eine komplett neue Fabrik errichten, die für Chips aus dem 3-nm-Prozess gedacht ist. Derzeit laufen bei TSMC die Chips im 7-nm-Verfahren vom Band, doch schon bald möchte man Chips mit 5 nm anbieten.Mit dem Schritt zu 3-nm-Chips wird die Strukturbreite nochmals feiner. Dadurch können auf der gleichen Chipfläche mehr Transistoren verbaut werden, womit die Leistung ansteigt. Gleichzeitig soll dadurch die Effizienz gesteigert werden und damit der Energiehunger der Chips sinken. Laut ersten Berichten plant man, dass die Produktion von...

... weiterlesen

 

[Tech Enthusiast]

Ich hoffe das sie da nicht zu schnell vorgehen und nur der "kleineren Zahl" nachjagen. Leider scheint das sehr profitabel für das Marketing zu sein.

Lieber ein hochqualitativer 7nm Prozess, als ein Marketingding das irgendwo, bei irgendeinem Teil, irgendwas in 3nm macht, nur um die Zahl 3 auf die Folien schreiben zu können.

 

[silvers12345]

Wie viel zeit war denn zwischen 7 und 5nm. 7 geht ja gerade erst richtig los gefühlt... Demnach von 2019 auf 2020 ein jahr abstand bis 5nm...?!?
Oder rechnet man das eher ab Erscheinen von engineering Versionen - also in dem fall 2017 bis 2020 als auch 3 jahre...

 

[smalM]

"Interessierte Kunden für den 3-nm-Prozess sind wohl vor allem NVIDIA mit seinen Grafikprozessoren, aber auch AMD und auch Apple mit seinen mobilen Prozessoren für das iPhone und iPad sind hier im Gespräch."

Wie üblich dürfte Apple der erste Kunde sein und die ersten paar Monate auch der einzige, dann wird wohl wieder HiSilicon folgen; der Prozeß wird ein SoC-Prozeß sein.
Und wenn irgendwann dann die HP-Variante des Prozesses in die HVM geht, wird TSMC schon viele, viele Tausend 3nm-Wafer produziert haben.

@silvers12345
Bei TSMC hat die Massenproduktion von 7nm dieses Jahr Ende April gestartet, 7nm+EUV ist in der Risk-Production und dürfte nächstes Jahr ebenfalls im 2. Quartal in die HVM gehen. 5nm ist wie 7nm ein FinFET-Prozeß und eine evolutionäre Entwicklung von 7nm+EUV (Shrink, EUV belichtete Metal-1x-Layer).
3nm hingegen wird mit Gate-all-around was neues werden und ohne EUV-Belichtung auf Transistorebene wird es wohl nicht gehen. Der Technologiesprung wird also deutlich ausfallen und der Prozeß wird sehr teuer werden!

 

[lll]

Das Marketing gebluber wieder, in diesen Zahlen sind mehr lügen enthalten als ein Politiker in einem Jahr von sich gibt

 

[inC3ll]

Juhu endlich sind wir vollkommen im Marketing geschwurbel.
Mit 3nm lässt sich nicht einmal mehr eine einfachste Schaltung realisieren.

 

[Nimrais]

Kannst du das ausführen? In 3nm 'passen' immerhin noch sechs Si Atome rein ohne an der Kristallstruktur zu drehen. Das reicht für einen Transistoren aus.
Dass an den nm Zahlen nichts mehr dran ist seit etwa 32nm und spätestens seit 22nm FinFET dürft klar sein. Es sind halt Annäherungen an die alten Techniken mit Planar FET etc. Wenn die Hersteller die Prozesse so anfangen zu benennen wie bsp. Samsung ihre DDR ICs bennen, hab ich lieber die Fantasie Strukturbreiten...

 

[smalM]

Die Angabe ...nm-Prozeß bezog sich früher auf die Gatelänge, was so um 130nm zum letzten Mal tatsächlich gepaßt hat.
Davon abgesehen galt das, wie von Nimrais ausgeführt, ausschließlich für planare Transistoren, bei FinFET ist es ziemlich nichtssagend und bei GaaFET völliger Unsinn.
Vielleicht deshalb hat TSMC vor einiger Zeit aufgehört bei ihren Nodes 10nm, 7nm oder 5nm zu erwähnen und spricht meist nur noch von N10, N7 etc.

Bei DRAM-Prozessen wird übrigens immer noch die Gatelänge benutzt, es wird der Gate-Half-Pitch angegeben, es werden aber natürlich auch nur ausschließich planare Transistoren verwendet..

 

[junkb00ster]

Echte 3nm wird man frühestens 2030 oder so sehen...
Tja und dann wirds langsam eng. Viel kleiner wird man nicht mehr gehen können.

 

[firestar1981]

Wie siehts denn eigentlich mit der Haltbarkeit von Hardware mit immer kleinerer Strukturgrösse aus,fällt diese geringer aus?