Werbung
Alle großen Halbleiterfertiger arbeiten derzeit daran ihre Fertigung auf Extreme Ultra Violet oder kurz EUV umzustellen. Über die vergangenen Jahre hat sich dabei gezeigt, dass die Hersteller dabei auf größere Schwierigkeiten gestoßen sind, als dies im Vorfeld zu erwarten gewesen ist. Anstatt bereits bei Strukturbreiten von 10 nm auf EUV zu wechseln, planen die meisten Hersteller nun mit 8/7 nm und kleiner. Zuletzt verkündete Samsung, ab dem zweiten Halbjahr 2018 in 7 LPP unter Verwendung von EUV fertigen zu wollen. Auf die Schwierigkeiten bei der Fertigung mit EUV sind wir in einem ausführlichen Artikel bereits vor geraumer Zeit genauer eingegangen.
Aus asiatischen Quellen stammen nun genauere Angaben von Globalfoundries zum Fertigungsprozess mit EUV. Der CTO Gary Patton äußerte sich gegenüber Digitimes, dass man aktuell bei einer Ausbeute von 65 % sei. Damit läge man aber noch weit hinter den eigenen Vorgaben von 95 %. Globalfoundries plant den Einsatz von EUV für die Fertigung von Chips in 7 nm. Im FinFET-Verfahren gefertigt werden sollen die kommenden Ryzen-Prozessoren von AMD sowie die Navi-GPUs. Zunächst einmal aber soll im Frühjahr die Fertigung der CPUs und GPUs aus dem Hause AMD von 14 auf 12 nm wechseln.
Das 7LP-Verfahren soll im Vergleich zum 14LP-Verfahren bei gleicher Leistungsaufnahme eine um 40 % höhere Leistung ermöglichen. Zudem sollen doppelt so viele Transistoren pro Fläche unterkommen. Die genauen Einsparungen hinsichtlich des Platzbedarfs bzw. die höhe der Leistungssteigerung lässt sich aber nicht so leicht vergleichen, da andere Architekturen sich hier auch grundsätzlich anders verhalten. Bis wir erste Chips in 7 nm von Globalfoundries in unseren Systemen einsetzen werden, wird auch noch einige Zeit vergehen.
Anfang 2018 will Globalfoundries den Aufbau der Fab11 im chinesischen Chengdu fertigstellen. Darin sollen Wafer mit einem Durchmesser von 300 mm in verschiedenen Verfahren belichtet werden. Speziell die Fab11 richtet sich aber an den chinesischen Markt mit dem Bedarf an FD-SOI-Fertigungskapazitäten sowie dem dazugehörigen FDX-IC-Design und IP-Development.