Werbung
Nachdem Cadence eine Zusammenarbeit mit TSMC für eine Wafer-on-Wafer-Technologie angekündigt hat, folgte nun die Vorstellung eines Speichercontrollers und PHY-IP für DDR5. Es handelt sich um ein IP-Interface im Prototypen-Stadium, welches den DDR5-Standard der JEDEC in einer ersten Version unterstützt.
Der von Cadence entwickelte Chip wurde von TSMC in 7 nm gefertigt und erreicht Transferraten von 4.400 MT/s. Damit soll er um 35 % schneller als bisher verfügbarer DDR4-Speicher mit 3.200 MT/s sein. Um den DDR5-Speicher an den jeweiligen Anwendungsbereich anzupassen, bietet Cadence High-Speed (HS) PHY und Low-Power (LP) PHY an. Für die letztendliche Umsetzung in Hardware war in diesem Falle Micron verantwortlich.
Für DDR5-Speicher wird es einige Änderungen im Serverbereich geben. In diesem Markt ist ohnehin viel Bewegung, da Intel und andere Hersteller in den kommenden Monaten und Jahren verstärkt NVDIMM, also eine Kombination aus DRAM- und NAND-Speicher, einsetzen werden. Intel wird mit dem Sockel LGA 4189 und den Cascade Lake-SP Xeon-Prozessoren auch RAM mit 3D-XPoint-Speicher unterstützen. Diese sollen sich 15 bis 18 W pro DIMM Mehrverbrauch genehmigen. Für Serverspeicher auf Basis von DDR5 sind eigene Spannungsversorgungen auf den Modulen geplant, die von den allgemein verfügbaren 12 V entsprechend auf die benötigen Spannungslevel reduzieren.
Datenschutzhinweis für Youtube
An dieser Stelle möchten wir Ihnen ein Youtube-Video zeigen. Ihre Daten zu schützen, liegt uns aber am Herzen: Youtube setzt durch das Einbinden und Abspielen Cookies auf ihrem Rechner, mit welchen Sie eventuell getracked werden können. Wenn Sie dies zulassen möchten, klicken Sie einfach auf den Play-Button. Das Video wird anschließend geladen und danach abgespielt.
Ihr Hardwareluxx-Team
Youtube Videos ab jetzt direkt anzeigen
"TSMC recognizes the importance of next-generation DRAM for our enterprise and data center customers," sagt Suk Lee, Senior Director der Design Infrastructure Marketing Division bei TSMC. "We’re pleased Cadence has proven interoperability with prototype DDR5 memory devices in our industry-leading 7nm process. This demonstrates a path to higher bandwidth and density for future server and storage devices manufactured at TSMC."
Der DDR5-Speichercontroller soll das Angebot an DDR-Controller- und PHY-IP bei Cadence ergänzen. Dieses besteht aktuell aus einer breiten Palette an LPDDR4X-, LPDDR4-, LPDDR3-, LPDDR2-, DDR4-, DDR3- und DDR3L-Controllern. SoCs-Designs mit DDR5-Speichercontroller sollen in Kürze in die Fertigung gehen.