Werbung
Die Spezifikationen für PCI-Express 6.0 sind heute final abgeschlossen und veröffentlicht worden. Damit können Hersteller ihre Hardware bzw. das Interface auf die nächste Generation des PCI-Express-Standards vorbereiten. Mit PCI-Express 6.0 wird die Übertragungsrate im Vergleich zum Vorgänger, der noch kaum in Gebrauch ist, nahezu verdoppelt. Im Vergleich zu PCI-Express 4.0 sprechen wir sogar von einer Vervierfachung.
PCI-Express 4.0 kommt bei 16 Lanes auf 31,5 GB/s, bei PCI-Express 5.0 sind es 63 GB/s und PCI-Express 6.0 soll in Zukunft 120,5 GB/s ermöglichen. Dies wird unter anderem durch eine neue Codierung möglich. PCI-Express 6.0 verwendet ein PAM-4. Bisher kommt für PCIe ein klassisches Non-Return-to-Zero (NRZ) zum Einsatz, während mit PCI-Express 6.0 und womöglich auch DDR6 eine Pulsamplitudenmodulation (PAM) zum Einsatz kommen wird. Ein PAM-4 arbeitet mit vier Zuständen (00, 01, 10 und 11) und so können pro Takt doppelt so viele Daten übertragen werden als beispielsweise mit einem NRZ mit zwei Zuständen (0 und 1).
Die Umsetzung eines PAM-4 ist allerdings wesentlich komplexer als ein Signal per NRZ zu übertragen. Dies beginnt in den PHYs (physikalischen Interfaces in den Chips), über die notwendigen Switches bis zur physikalischen Ebene auf den PCBs. Da eine PAM-4-Codierung auch noch anfälliger für Übertragungsfehler ist, wird mit PCI-Express 6.0 eine Forward Error Correction (FEC) eingeführt. Ein konstanter Strom an Error Correction Daten soll dafür sorgen, dass die übertragen Daten auch keinerlei Bit-Fehler enthalten.
Bis PCI-Express 6.0 in der Praxis zum Einsatz kommt, wird es aber noch einige Zeit dauern. 2022 wird PCI-Express 5.0 neben dem Desktop auch auf den Server-Plattformen zum Einsatz kommen. Allerdings wird PCIe 5.0 wohl keine so lange Lebenszeit haben wie PCIe 3.0 oder 4.0, denn Hardware für PCI-Express 6.0 wird bereits im kommenden Jahr erwartet.