Nachdem ATI am 15. August sein neues Topmodell, die ATI Radeon X1950 XTX ins Rennen geschickt hat, die ab dem 14. Setpember im Handel erhältlich sein soll, war bisher nichts über eine mögliche Pro-Variante bekannt. Wie [url=http://www.dailytech.com/article.aspx?newsid=3973]Dailytech berichtet[/url] plant ATI bereits im September die Vorstellung der ATI Radeon X1950 Pro, basierend auf dem RV570-Chip. Die Karte soll bereits als Neuerung keinen externen CrossFire Dongle mehr benötigen, sondern dies wird bereits über eine interne Verbindung realisiert. Weiterhin soll die Karte über 36 Pixelshader (12 Pixelpipelines, je 3 Shader), 256 Bit Speicherinterface, 600 MHz Kerntakt, 1400 MHz Speichertakt sowie über ein Singleslot-Design verfügen. Im Handel soll die Karte ab Oktober verfügbar sein. Auf der von [url=http://www.dailytech.com]Dailytech[/url] gezeigten Roadmap ist auch eine X1650XT (256MB), basierend auf dem RV560 Chip verzeichnet, die wohl über 8 Pixelpipelines und ein 128 Bit breites Speicherinterface verfügen soll. ATI Radeon X1950 Pro ebenfalls bereits im September?
Nachdem ATI am 15. August sein neues Topmodell, die ATI Radeon X1950 XTX ins Rennen geschickt hat, die ab dem 14. Setpember im Handel erhältlich sein soll, war bisher nichts über eine mögliche Pro-Variante bekannt. Wie [url=http://www.dailytech.com/article.aspx?newsid=3973]Dailytech berichtet[/url] plant ATI bereits im September die Vorstellung der ATI Radeon X1950 Pro, basierend auf dem RV570-Chip. Die Karte soll bereits als Neuerung keinen externen CrossFire Dongle mehr benötigen, sondern dies wird bereits über eine interne Verbindung realisiert. Weiterhin soll die Karte über 36 Pixelshader (12 Pixelpipelines, je 3 Shader), 256 Bit Speicherinterface, 600 MHz Kerntakt, 1400 MHz Speichertakt sowie über ein Singleslot-Design verfügen. Im Handel soll die Karte ab Oktober verfügbar sein. Auf der von [url=http://www.dailytech.com]Dailytech[/url] gezeigten Roadmap ist auch eine X1650XT (256MB), basierend auf dem RV560 Chip verzeichnet, die wohl über 8 Pixelpipelines und ein 128 Bit breites Speicherinterface verfügen soll.