Netzwerk

Thunderbolt 5 wird 80 GBit/s erreichen und auf Typ-C setzen

EVP und GM bei Intels Client Computing Group, Gregory Bryant, besucht derzeit die Forschungs- und Entwicklungsabteilung in Israel und hat seine Reise per Social Media auch mit der restlichen Welt geteilt. Neben einigen privaten Bildern veröffentlichte Bryant allerdings auch einige aus den Laboren der R&D-Abteilung.

Eines von vier Fotos des Tweets zeigten dabei auch einige interessante Informationen zur nächsten Thunderbolt-Generation. Dies geschah wohl unabsichtlich, denn der Tweet mit vier Fotos wurde schnell gelöscht und durch einen neuen ersetzt, bei dem nun ein Foto fehlt. Unter anderem die Kollegen von Anandtech konnten dieses Foto aber sichern und so haben wir nun die ersten Informationen zu Thunderbolt 5 vorliegen. Zwar wird der Name Thunderbolt nicht explizit genannt und es ist nur die Rede von USB 80G, aber Bryant nannte im Tweet den Besuch des Validation Labs der Thunderbolt-Abteilung, sodass hier klar auf Thunderbolt verwiesen wird.

Intel zeigt hier also intern eine technische Umsetzung von Thunderbolt 5 mit einer Datenrate von 80 GBit/s. Dies würde eine Verdopplung gegenüber der aktuellen Implementierung darstellen, die 40 GBit/s erreicht. Thunderbolt 5 soll weiterhin die derzeit verwendeten Typ-C Anschlüsse und Stecker verwenden: "USB 80G is targeted to support the existing USB-C ecosystem". USB4 ist ein Subset von Thunderbolt 4, es scheint aber dabei zu bleiben, dass Thunderbolt sowohl der zeitlich, als auch in der Übertragungsrate schnellste Standard bleibt.

Ermöglicht wird dies unter anderem durch ein neues En- und Decoding. Bisher kommt hier ein klassisches Non-Return-to-Zero (NRZ) zum Einsatz, sowie bei PCI-Express bis 5.0 und DDR5, während mit PCI-Express 6.0 und womöglich auch DDR6 eine Pulsamplitudenmodulation (PAM) zum Einsatz kommen soll. Auch hier gibt es verschiedene Umsetzungen. So arbeitet ein PAM-4 mit vier Zuständen (00, 01, 10 und 11) und so können pro Takt doppelt so viele Daten übertragen werden wie mit einem NRZ mit zwei Zuständen (0 und 1). Für Thunderbolt 5 ist offenbar aber ein PAM-3 geplant. Hier gibt es folgerichtig drei Zustände: -1, 0 und +1.

Bei PAM-3 werden aber gleich zwei Übertragungskanäle verwendet, die jeweils drei Zustände kennen. Daraus ergeben sich neun Codierungen (000, 001, ... 111). Die Nutzung von PAM-3 kommt etwas überraschend, denn bisher wechselten viele der Übertragungstechniken von NRZ auf ein PAM-4 – wie eben bei PCI-Express 6.0 und vermutlich auch DDR6. Für ein 100BASE-T4 kommt aber ebenfalls ein PAM-3 zum Einsatz. Offenbar aber will man für das physikalische Interface, den PHY, der Umsetzung mittels PAM-4 aus dem Weg gehen. Hier gibt es wohl gewisse Einschränkungen, die umgangen werden sollen.

Im Beschreibungstext der Demonstration ebenfalls zu erkennen sind einige weitere interessante Informationen. So ist hier die Rede von einem Testchip, der in 6 nm gefertigt wird: "N6 test-chip focusing on the new PHY technology is working in [the lab and] showing promising results". Eine N6-Fertigung gibt es bei Intel nicht, so dass man hier offenbar auf TSMC zurückgreift.