In Japan hat [url=http://www.intel.com]Intel[/url] die Wafer des Dual-Core Intel Itanium 2 Montecito präsentiert. Dieser IA64 Chip hat in seinen beiden Prozessorkernen bis zu 24 MB L3 Cache und arbeitet dabei mit der sogenannten Arbiter Bus Architektur. Es wird wohl ebenfalls eine Low-Cost Variante des Montecito geben, der bisher Millington genannt wird und über einen weniger großen Cache verfügt. Der LV Millington wird eine niedrigere Verlustleistung haben, aber auch einen deutlich niedrigeren Takt. Neu zum Einsatz werden dann auch zwei Technologien kommen: Zum einen Foxton, eine dynamische Taktsteuerung und Pellston, die durch einige Verfahren Fehler im Cache verhindern soll. Alle genannten Prozessoren sollen mit einem 667 MHz schnellen Quad Pumped Bus arbeiten und basieren auf einem völlig neuen Chipsatz namens Bayshore. Zusammen mit den 24 MB L3 Cache sitzen dann 17 Milliarden Transistoren im Prozessorkern, in etwa 170mal mehr als ein aktueller Intel Pentium 4. Intel zeigt Dual-Core Itanium 2
In Japan hat [url=http://www.intel.com]Intel[/url] die Wafer des Dual-Core Intel Itanium 2 Montecito präsentiert. Dieser IA64 Chip hat in seinen beiden Prozessorkernen bis zu 24 MB L3 Cache und arbeitet dabei mit der sogenannten Arbiter Bus Architektur. Es wird wohl ebenfalls eine Low-Cost Variante des Montecito geben, der bisher Millington genannt wird und über einen weniger großen Cache verfügt. Der LV Millington wird eine niedrigere Verlustleistung haben, aber auch einen deutlich niedrigeren Takt. Neu zum Einsatz werden dann auch zwei Technologien kommen: Zum einen Foxton, eine dynamische Taktsteuerung und Pellston, die durch einige Verfahren Fehler im Cache verhindern soll. Alle genannten Prozessoren sollen mit einem 667 MHz schnellen Quad Pumped Bus arbeiten und basieren auf einem völlig neuen Chipsatz namens Bayshore. Zusammen mit den 24 MB L3 Cache sitzen dann 17 Milliarden Transistoren im Prozessorkern, in etwa 170mal mehr als ein aktueller Intel Pentium 4.