Werbung
Im Rahmen der International Supercomputing Conference (ISC) in Leipzig präsentiert Intel einige Details zum neuen Omni-Scale-Interconnect zwischen einzelnen Prozessoren und Beschleunigerkarten und der kommenden Xeon-Phi-Generation "Knights Landing". Zunächst einmal zu schnellen Interconnect namens Omni Scale, der unter anderem durch den Aufkauf der entsprechenden Technologie-Sparten von Cray und Qlogic ermöglicht wurde. Der engere Zusammenschluss der einzelnen Serverkomponenten und auch Server untereinander wird zu einem immer wichtiger werdenden Punkt in Server-Systemen. Hierzu entwickelt NVIDIA beispielsweise die NVLINK-Technologie, allerdings ist fast allen Hardware-Herstellern bewusst, dass PCI-Express in naher Zukunft wohl keine Alternative mehr für die Anbindung von Beschleunigerkarten mit den Prozessoren darstellt.
Genaue Details zur Implementierung von Omni Scale von Intel stehen aber noch aus. Intel spricht nur von der Verwendung von sogenannten "Edge Switches" zur Verschaltung der Interconnects - im Netzwerkbereich verbinden Edge-Switches zwei Netzwerke miteinander (z.B. das lokale LAN mit dem eines ISP). Weiterhin will Intel wohl PCI-Express-Adapterkarten anbieten und auch eine optische Verbindung als Übertragungsmedium ist wohl in Planung. Erstmals verwendet wird Omni Scale in den 2015 erwarteten "Broadwell-EP"-Xeons, die in 14 nm gefertigt werden sollen. Intels Roadmap sieht vor, dass diese Prozessoren in die ebenfalls in Kürze erwarteten "Haswell-EP"-Platinen mit Sockel LGA2011-R3 passen, die schon DDR4 unterstützen. Fraglich ist allerdings, ob Omni Scale auf diesen Mainboards auch verwendet werden kann oder ob diese ebenfalls erneuert werden müssen.
{jphoto image=57471}
Ein Update gibt es auch zu "Knights Landing" - der nächsten Generation der Xeon-Phi-Beschleunigerkarten. Diesen sollen ebenfalls 2015 im neuen 14-nm-Prozess erscheinen. Natürlich sieht Intel auch hier die Implementierung des Omni-Scale-Interconnects vor. Sowohl von der höhere Bandbreite, als auch von den geringeren Latenzen profitieren sowohl die Prozessoren, als auch die Beschleunigerkarten. "Knight Landing" wird auf bis zu 72 "Silvermont"-Kerne basieren. Diese können pro Kern vier Threads bearbeiten und besitzen auch AVX512-Einheiten. Insgesamt sollen die neuen Xeon-Phi-Beschleuniger auf 3 TFLOPS Double-Precision-Performance kommen. Zum Vergleich: AMDs FirePro W9100 kommt auf 2,62 TFLOPS und NVIDIAs Tesla K40 erreicht 1,43 TFLOPS. Wichtig ist aber auch der lokal verfügbare Speicher, der 16 GB groß sein soll. Intel spricht von einer fünffach höheren Bandbreite im Vergleich zu DDR4. Intel arbeitet in diesem Bereich mit Micron zusammen, ob auch schon Hybrid Memory Cube (HMC) zum Einsatz kommt, ist unklar.
Im Rahmen der Konferenz gibt Intel in Zusammenarbeit mit dem National Energy Research Scientific Computing Center (NERSC) des amerikanischen Energieministeriums bekannt, dass 2016 der Supercomputer "Cori" mit 9.300 der neuen Xeon-Phi-Karten gebaut werden soll. Natürlich gibt es noch keine Benchmarks zu diesem System, die beiden Partner sprechen allerdings von 10 PFLOPS. Der aktuell schnellste Supercomputer Tianhe-2 kommt auf 33,8 PFLOPS im Linpack-Benchmark und verwendet 45.800 Xeon-Phi-Karten der aktuellen Generation.
Update:
Inzwischen haben Intel und Micron den Einsatz von Hybrid Memory Cube (HMC) bestätigt. Dieser Speicher soll sich wie L2- oder L3-Cache verhalten, der sich direkt auf dem Chip befindet. Dementsprechen soll auch die Speicherbandbreite dieses Speichertyps mit einem klassischem Cache vergleichbar sein.
Auch zu den Rechenkernen von "Knights Landing" gibt es einige neue Informationen. Diese sollen tatsächlich auf den aktuellen "Silvermont"-Kernen basieren, wie sie z.B. in der "Bay Trail"-Plattform zum Einsatz kommen. In technischer Hinsicht nimmt Intel aber einige Änderungen vor, um diese Kerne auf die Gegebenheiten auf Xeon-Phi-Karten anzupassen. Dazu zählt eine andere Cache-Hierarchie und auch die Tatsache, dass mehr als nur vier Threads pro Kern verarbeitet werden können. Eine höhere Pack-Dichte im Server will Intel durch die Sockelbarkeit der neuen "Knights Landing"-Xeon-Phi erreichen. Letztendlich sollen sich pro 1U-Einheit mehr Beschleuniger unterbringen lassen, als dies aktuell möglich ist. Weitere Details zu den Xeon-Phi-x200-Modellen, z.B. die Anzahl der Kerne, verrät Intel aber noch nicht.