Werbung
In Anlehnung an Moores Law wird ab 2021 die Strukturbreite von Transistoren in Chips nicht mehr schrumpfen. Der Grund ist rein wirtschaftlicher Natur – es ist einfach für Chiphersteller kostengünstiger, 3D-Bauweisen zu verwenden. Eine fortschreitende Verkleinerung der Transistoren ist mit extrem hohen Summen verbunden. Transistoren aufeinander zu stapeln wäre für die verbliebenen Auftragsfertiger und Chiphersteller viel kostengünstiger.
Dies sieht zumindest der letzte International Technology Roadmap for Seminconductors. Der ITRS wurde 1998 ins Leben gerufen, damit Zulieferer von Chipherstellern wussten, worauf sie sich einstellen konnten. Seitdem ist allerdings die Anzahl von Chipherstellern und Auftragsfertigern, sogenannte Foundries, von 19 auf bloß vier geschrumpft, die direkt mit den Unternehmen in ihrer Lieferkette kommunizieren. Die verbliebenen Rivalen wollen sich auch nicht mehr an einen runden Tisch setzen, somit gibt es nun gemeinsame Basis für ein Projekt wie ITRS.
Zudem hat sich die Marktumgebung stark verändert. Während noch vor zehn Jahren Chiphersteller ihre Prozessoren auf den Markt brachten und die Gerätehersteller ihre Lösungen entsprechend rundherum aufbauen mussten, diktieren nun Firmen wie Apple und Google, wie zukünftige SoCs und artverwandte Produkte aussehen müssen.
Im letzten ITRS-Bericht spiegelt sich die Erwartung wieder, dass die Einführung von 3D-Bauweisen zu einem Ende der derzeitigen FinFET-Struktur führen wird. Anstelle einer flossenähnlichen, horizontalen Leitung, das von drei Seiten mit einem Gate ummantelt ist um den Spannungsfluss zu kontrollieren, wird stattdessen eine neue Chipstruktur eingeführt. In der neuen Struktur umgibt ein Gate alle vier Seiten einer solchen Leitung. Eine echte dreidimensionale Bauweise wird aber erst dann erreicht, wenn die Leitungen nicht mehr horizontal liegen, sondern vertikal aufgestellt werden. Silikon werde auch durch neuen Materialien ersetzt werden.