AMD nennt architektonische Details zu Zen - Summit Ridge mit Broadwell-E gleichauf

Alle Journalisten, die von Intel auf das IDF eingeladen wurden, bekamen von AMD eine Einladung für ein eigenes Event im Hotel gegenüber. Also machte sich der Tross auf den Weg, um in einer Pressekonferenz neue Details über AMDs kommende Zen-Architektur und die Prozessoren zu erfahren. Erstmals nennt AMD weitere Details, die man bisher noch nicht verraten wollte.

AMD hatte in den zwei Jahren, in denen die Zen-Architektur in ihren finalen Zügen entwickelt wurde, drei Ziele für Produkte, die daraus entstehen sollten. Sie sollten eine möglichst hohe Leistung erreichen (was für eine neue Prozessor-Architektur obligatorisch sein sollte), die Datendurchsatz deutlich steigern können (Bulldozer hatte gerade in diesem Punkt eine große Schwäche aufgezeigt) und sollte eine möglichst hohe Effizienz aufweisen (auch hier konnte Bulldozer nicht wirklich punkten).

Präsentation zur neuen Zen-Architektur von AMD

Vorweg kann bereits festgehalten werden, dass sich AMD beim Konzept der Zen-Architektur sehr dicht an den Vorgaben bewegt, die Intel für die Broadwell-Architektur gemacht hat. Dies wird anhand einiger Punkte deutlich, auf die wir noch genauer eingehen werden. Eine ähnliche Pipeline- und Cache-Anordnungen wie Broadwell, dabei in 14 nm FinFET gerfertigt wie die aktuelle Skylake-Generation bei Intel sind so die grundsätzlichen Züge, an denen wir uns nun abarbeiten werden.

Um eine höhere Single-Thread-Leistung zu erreichen verwendet AMD bei den Zen-Prozessoren nun auch SMT (Simultaneous Multithreading) wie Intel dies tut. Hinzu kommen Optimierungen bei der Branche Prediction, so dass die richtigen Instruktionen zum richtigen Zeitpunkt verwendet werden können. Außerdem verwendet AMD nun einen Micro-Op-Cache im Zusammenspiel mit den drei Cache-Ebenen, die untereinander und miteinander Daten austauschen können, ihre Ressourcen aber auch dediziert bestimmten Rechenaufgaben zur Verfügung stellen. Die 40 % Steigerung bei der IPC-Leistung setzen sich aus diesen Maßnahmen, aber auch aus einem verbesserten Scheduler sowie einer größerer Bandbreite an Ressourcen für die ausführenden Einheiten zusammen.

Präsentation zur neuen Zen-Architektur von AMD

Daten in einem Kern schnell berechnen zu können ist ein wichtiger Punkt, es hilft aber nicht, wenn der Datenaustausch untereinander durch eine zu geringe Interconnect-Architektur beschränkt wird. AMD verwendet daher einen verbesserten Pre-Fetcher und 8 MB an L3-Cache. Ein großer L2-Cache (512 kByte) für Instruktionen und Daten unterstützt diesen Vorgang (AMD nennt aber noch keine Größe für den L2-Cache). Der L1-Cache mit seinem Instruktions- (64 kByte) und Datenanteil (32 kByte) wurde ebenfalls hinsichtlich der Latenz beschleunigt. Letztendlich will AMD die Cache-Bandbreite um den Faktor fünf im Vergleich zu Bulldozer verbessert haben.

Diese interne Cache-Struktur tauscht Daten innerhalb eines Kernes zwischen dem L1- und L2-Cache mit 32 Byte pro Taktzyklus aus. Im Falle von Instruktionen verlaufen diese nur vom L2- in den L1-Cache. Daten müssen natürlich auch zwischen diesen beiden Caches hin und her ausgetauscht werden. Die 32 Byte pro Taktzyklus sind hier als bidirektional angelegt. Zwischen dem L2- und dem L3-Cache erfolgt der Austausch ebenfalls mit 32 Byte pro Taktzyklus und auch hier bidirektional.

Neben der internen Struktur spielt die Verwendung von SMT eine wichtige Rolle bei der Steigerung der IPC-Leistung – wie bereits erwähnt. SMT funktioniert wie bei den Intel-Prozessoren in der Form, dass die Software einen physikalischen Kern in Form zweier logischer Kerne sieht, auf denen zwei Threads ausgeführt werden können. AMD hat sich die Funktionsweise weitestgehend bei Intel abgeschaut, was ja auch kein Fehler oder falsch sein muss.

[h3]Gesteigerte Effizienz durch Fertigung und Architektur[/h3]

So viel zu Leistung, doch die höhere Effizienz erreicht AMD auch durch Einsparungen beim Verbrauch und dies durch Verbesserungen in der Architektur und nicht nur in der Fertigung. Hier spielt ein Clock Gating eine wichtige Rolle, denn verschiedene Bereiche des Prozessors können damit mit unterschiedlichen Taktraten und damit Spannungen betrieben werden. Hinzu kommt ein Write Back L1-Cache, der Micro-Op-Cache und eine Stack Engine, die dann eingreifen, wenn Daten und Berechnungen möglichst energiesparend durchgeführt werden sollen. Insgesamt zielt die Organisation darauf ab, möglichst wenig Daten und Instruktionen (unnötig) schreiben und lesen zu müssen.

Präsentation zur neuen Zen-Architektur von AMD

Die Steigerung der Effizienz erreicht AMD aber auch durch die Fertigung in 14 nm FinFET. Diese erfolgt bei GlobalFoundries. Für die Zukunft sieht AMD hier noch weiteres Verbesserungspotenzial. GlobalFoundries hatte zuletzt sogar angekündigt, den-10-nm Prozess komplett zu streichen und direkt auf 7 nm gehen zu wollen.

AMD vergleicht die für die Zen-Architektur gemachten Anstrengungen mit den eigenen Architekturen wie Bulldozer, Piledriver, Steamroller und Excavator und sieht sich gut aufgestellt. Doch die Zen-Architektur soll nur der erste Schritt sein und auch wenn die ersten Produkte erst in rund sechs Monaten verfügbar sein werden, spricht AMD bereits davon mit Zen+ weitere Fortschritte machen zu wollen.

[h3]AMD mit Zen eine Generation hinter Intel[/h3]

Präsentation zur neuen Zen-Architektur von AMD

Auf der Veranstaltung wurden auch Demo-Systeme mit Summit Ridge, der Desktop-Version eines Prozessors mit Zen-Architektur gezeigt. Summit Ridge basiert auf der AM4-Plattform und arbeitet mit bis zu acht Kernen und 16 Threads. Bereits bekannt ist, dass Technologien wie DDR4, PCI-Express 3.0 und allerhand neuer I/Os unterstützt werden sollen. Details zum Takt wollte AMD aber noch nicht nennen. Stattdessen wurde das Summit-Ridge-System mit einem Intel Core i7 Broadwell-E mit ebenfalls acht Kernen und 16 Threads verglichen. Beide System wurden identisch konfiguriert und liefen demnach mit 3,0 GHz. Auch der Speicherausbau etc. sollen identisch gewesen sein. Im Blender CPU Render, AMD wählte dies als Vergleichsbenchmark, sollen diese beide Systeme eine nahezu identische Leistung erreicht haben.

Neben Summit Ridge als Desktop-Produkt stellte AMD aber auch erstmals den Server-SoC Naples aus. Dieser basiert ebenfalls auf der Zen-Architektur, bietet dort aber 32 physikalische Kerne und 64 Threads. Auf der Bühne wurde auch ein Mainboard, bestückt mit zwei Naples-SoCs, präsentiert.

[h3]Geringe Stückzahlen noch gegen Ende des Jahres[/h3]

AMD scheint weiterhin an dem Plan festzuhalten erste Zen-Prozessoren in limitierten Stückzahlen gegen Ende des Jahres ausliefern zu wollen. Dabei dürfte es sich um High-End-Desktop-Prozessoren namens Summit Ridge handeln. Im 1. Quartal 2017 soll dann eine breitere Verfügbarkeit gewährleistet sein. Für Naples und den Server-Markt sieht AMD die ersten Auslieferungen im 2. Quartal 2017 vor. APUs auf Basis von Zen mit einer integrierten GPU, dann vermutlich mit Polaris-Architektur, sollen ebenfalls im Verlaufe des kommenden Jahres erscheinen.

Nach der Präsentation konnten noch einige Fragen gestellt werden. Solche nach dem Takt oder der genauen Bezeichnung der Prozessoren blieben jedoch ohne konkrete Antwort. Gleiches gilt auch für den anvisierten Preis. Der Vergleich zwischen dem Summit-Ridge-Prozessor und dem Broadwell-E-Prozessor in Blender zielte auf die Multi-Core-Leistung ab. Die Single-Threaded-Leistung will AMD zum jetzigen Zeitpunkt nicht vergleichen.

Das was AMD in San Francisco zu zeigen hatte ist durchaus beachtlich. Schaut man sich die Marksituation bei den Prozessoren an, kann Intel momentan eigentlich machen was es will, Konkurrenz ist nicht in Sicht. Mit der Zen-Architektur könnte sich dies ändern, denn zumindest mit der Vorgänger-Generation von Intel hat man offenbar aufschließen können – zumindest wenn die ersten unabhängigen Benchmarks die Ergebnisse von AMD bestätigen können.

{jphoto image=102047}