Werbung
In Rechenzentren immer wichtiger werden spezielle Beschleuniger, die anders als Prozessoren auf bestimmte Anwendungsbereiche ausgelegt sind und hier neue Leistungsdimensionen ermöglicht haben. Kaum ein Supercomputer kommt noch ohne aus und unter anderem erreicht NVIDIA im Datacenter-Segment die höchsten Wachstumszahlen. Im Netzwerkbereich adressiert Intel dies mit den Stratix-10-FPGAs, Google fertigt seine eigenen Beschleuniger und als General-Purpose-Beschleuniger haben sich GPUs bereits etabliert. Unter anderem sorgt der hohe Bedarf an HBM2 für diese Beschleuniger (bis zu 48 GB) für eine enge Liefersituation am Markt für den schnellen Speicher.
Xilinx hat nun nach eigenen Angaben fast eine Milliarde US-Dollar investiert, um die nächste Generation an Beschleunigern entwickeln zu können. Mit den nun als Adaptive Compute Acceleration Platform (ACAP) bezeichneten Prozessoren, die über einen größeren Funktionsumfang als herkömmliche FPGAs verfügen sollen, will Xilinx für zukünftige Anforderungen im Machine Learning und der Datenanalyse gerüstet sein.
Die unter dem Codenamen Everest entwickelten Prozessoren sollen in 7 nm gefertigt werden. Mit dem Tape Out rechnet der Hersteller noch in diesem Jahr. Um die Komplexität vor Augen zu haben: Der Chip soll über 50 Milliarden Transistoren verfügen – der GV100 von NVIDIA auf der Titan V und Tesla V100 kommt auf 21,1 Milliarden Transistoren. Geht es nach Xilinx, soll diese Generation um den Faktor 20 schneller sein als die aktuelle Generation in Form des Virtex VU9P.
Konkrete Details wie der Chip aussehen wird, gibt es noch nicht. Es handelt sich aber wohl um ein Multi-Chip-Module (MCM) aus mehreren Komponenten. Dazu gehören allgemeine Rechenkerne, aber auch Fixed-Function-Hardware und HBM2. Zählt Xilinx dies alles mit, erklärt dies auch die Hohe Anzahl an Transistoren. Bei den 21,1 Milliarden Transistoren für die GV100-GPU von NVIDIA wird der Speicher beispielsweise nicht mitgezählt.
Das Design soll je nach Anwendungsbereich flexibel sein. Dies betrifft die Rechenleistung, aber auch die Ausstattung mit Speicher. Ist dieser, bzw. dessen Speicherbandbreite weniger wichtig, kann auch DDR4 verwendet werden. Im MCM verwendet Xilinx einen Cache Coherent Interconnect mit einer nicht näher bezifferten Bandbreite.
Mit den finalen Produkten ist erst 2019 zu rechnen. Ab dann soll die Fertigung in 7 nm auch bei den großen Auftragsfertigern soweit sein. AMD plant ebenfalls für Ende des Jahres den Tape Out seiner Zen-2-Prozessoren sowie der Vega-GPU im 7-nm-Prozess.