Werbung
In der vergangenen Woche hat Intel die "Intel Architecture Instruction Set Extensions and Future Features Programming Reference" (PDF) veröffentlicht. Darin wird das bestätigt, was bereits bekannt und auch von Intel bestätigt wurde: Die nächste Xeon-Generation auf Basis der Cooper-Lake-Architektur wird AVX512_BF16 und damit den Datentyp BFloat16 hardwarebeschleunigt berechnen können.
Für etwas Verwirrung sorgt die Tatsache, dass Intel in seinem eigenen Dokument die Unterstützung für AVX512_BF16 nur für "Future Cooper Lake" aufführt. Für die AVX-512-Instruktionen mit der Erweiterung der Vector Neural Network Instructions (VNNI), also AVX512_VNNI, spricht Intel von "Cascade Lake and later". Dies bedeutet, die Befehlssätze werden auch von den nachfolgenden CPU-Architekturen unterstützt. Für AVX512_BF16 scheint dies nicht der Fall zu sein.
Auf der einen Seite wäre es etwas seltsam, wenn Cooper Lake die Unterstützung für die AVX512_BF16-Befehlssätze bieten würde, der Nachfolger Ice Lake aber nicht. Auf der anderen Seite ergäbe sich für Intel eine Möglichkeit der Differenzierung zwischen Xeon-Prozessoren auf Basis von Cooper Lake und Ice Lake.
Die Implementierung neuer Befehlssätze bedeutet auch immer, dass diese gewisse Voraussetzungen an die Architektur stellen. Die Integration von AVX512_VNNI in die Cascade-Lake-Xeons ist keine einfache Freischaltung per Firmware oder Microcode – die Skylake-Xeons können diese Befehlssätze aufgrund fehlender Hardware gar nicht verarbeiten.
Offenbar sind die Cooper-Lake- und Ice-Lake-Architektur mit unterschiedlichen Ansätzen konzipiert worden. Sollte sich bestätigen, dass die Cooper-Lake-Xeons AVX512_BF16 unterstützen werden, die Ice-Lake-Xeons aber nicht, wäre dies sicherlich ein Novum in der Xeon-Familie. Über die Gründe lässt sich nur spekulieren. Cooper Lake soll nur als Zwischenlösung erdacht worden sein, um die Wartezeit bis zu den Ice-Lake-Xeons aus der 10-nm-Fertigung zu überbrücken. Die Ice-Lake-Architektur als solches befindet sich aber schon seit geraumer Zeit in der Entwicklung und sollte die Cooper-Lake-Architektur als Skylake-Derivat etwas später in der Entwicklung gestartet worden sein, könnte sich der zunehmende Einfluss des Deep-Learning-Trainings und Inferencing in Form der solcher Befehlssätze in der Cooper-Lake-Architektur geäußert haben, hat aber nicht mehr den Weg in die Ice-Lake-Architektur geschafft.
Anandtech hat sich mit Intel in Verbindung gesetzt, aber keine direkte Antwort auf die Frage erhalten, warum die Cooper-Lake-Architektur die AVX512_BF16-Befehlssätze unterstützt, die Ice-Lake-Architektur aber nicht:
"At this time, Cooper Lake will add support for Bfloat16 to DL Boost. We’re not giving any more guidance beyond that in our roadmap."