Um den wachsenden Bandbreitenbedarf von Multicore-Prozessoren zu decken, plant Intel den Einsatz einer Art RAM-Zwischenschicht. Neben dem Arbeitsspeicher und den L1/L2-Caches möchte Intel direkt unter dem Die des Multicore-Prozessors eine Speicherschicht platzieren, die mit extrem hoher Bandbreite Daten liefern kann. Hiermit möchte man sicherstellen, dass die Cores rechtzeitig mit den richtigen Daten versorgt werden können. Diese Stacking-Technik ermöglicht "On-Die"-Memory (z.B: 256 MB), welcher eine höhere Kapazität als der L2-Cache besitzt, aber gleichzeitig auch eine höhere Performance als der normale, über den Bus angebundene Arbeitsspeicher.Many-Core-Systeme werden einen Bedarf von 100 GB/s an Speicherbandbreite besitzen. Aktuell schaffen Bussysteme zum Speicher je nach Anwendung zwischen 10 und 30 GB/s (z.B. Bensley-Plattform). Jedoch bedarf es einer anderen Technik, da die I/O-Pins Strom verbrauchen. Intel gibt an, dass bei 100 GB/s alleine der Stromverbrauch für die Datenübertragung bei aktueller Technik 25 Watt betragen würde. Bei der aktuellen Chip-to-Chip-Signaltechnik, die einen High-Speed-Bus verwendet, verbraucht die Datenübertragung und die Terminierung Strom. Verkürzt man hingegen den Abstand zwischen den Chips, kann zum einen die Geschwindigkeit erhöht werden, zum anderen nimmt der Stromverbrauch ab. Auch kann dieser Zustand durch eine extreme Erhöhung der Pinanzahl erreicht werden - auf Kosten der Komplexität.Intel möchte aus diesem Grund die Systemarchitektur verändern und einen chipnahen Speicher implementieren. Diese Technik besitzt die Möglichkeit, hohe Bandbreiten bei niedrigem Stromverbrauch zu liefern. Intel platziert diesen Speicher unter dem Die, damit die Wärme des Prozessors weiterhin ungehindert an den Heatsink abgegeben werden kann. Allerdings muss das Problem überwunden werden, dass die CPU-Kontakte durch den Speicher geleitet werden muss - die Speicherschicht muss also möglichst flach gehalten werden.
