In drei Wochen findet die nächste "Intel Developer Forum" (IDF) statt und mit Sicherheit werden auf der Konferenz wieder einiges an Informationen zu Intels Neuheiten zu finden sein. David Kanter, vom Online-Magazin "Real World Technologies", nahm dies zum Anlass alle bekannten Informationen zu Intels FSB-Nachfolger "Common System Interface" (CSI) zusammenzutragen. Auf dem Markt wird dieser unter den Namen "Quickpath" zu finden sein. Dieser soll wie AMDs HyperTransport eine serielle Schnittstelle sein und beispielsweise auch die Southbridge und den Speicher direkt mit dem Prozessor verbinden, ein Umweg über die Northbridge ist nicht mehr nötig. Die Vergangenheit hatte immer wieder gezeigt, dass der "Frontside-Bus" (FSB) zwar Vorteile bei der Flexibilität mit verschiedenen Speichersorten bringt, doch wurde er mit der Zeit zu einem nicht zu unterschätzenden Nadelöhr.Intel begegnete diesem Problem mit größeren Level-2-Cache und erhöhte den Takt des FSBs. Die Höchstmarke werden wahrscheinlich die nächsten in 45 nm gefertigten "Harpertown"-Xeons darstellen, welche über einen FSB von 1600 MHz verfügen werden.Erst der "Nehalem" und die Xeon-Variante "Tukwilla", welche für das Jahr 2008 geplant sind, werden neben CSI einen integrierten Speichercontroller mitbringen und die Northbridge überflüssig machen. Verbindungen sollen dann über eine pro Richtung 5, 10 oder 20 Bit breitem Schnittstelle hergestellt werden. Quickpath soll dabei mit 4,8 oder 6,4 GT/s arbeiten, was eine Übertragung von 12 oder 16 GB/s pro Richtung bei 20 Bit Breite bedeutet. In beiden Richtungen können also 24 oder 32 GB pro Sekunde übertragen werden. Der aktuelle FSB ist 64 Bit breit und arbeitet mit 1333 MHz und kann damit 10,4 GB/s übertragen. Ein Daten-Paket wird dabei aus 80 Bit bestehen, wobei 16 Bit beispielsweise für Flusskontrolle und Fehlerkorrektur reserviert sind.
Quickpath ist also nur 2/3 so breit, kann aber zwei- bis dreimal so viel an Daten transportieren. Wie viele und über wie breite CSI-Schnittstellen jeder Prozessor verfügen wird ist unbekannt, bei AMDs Hypertransport 2.0 sind es drei-Schnittstellen, welche jeweils 8 GB/s in beide Richtungen übertragen können.