Also der deutliche Vorteil/Vorsprung bei selber Kernzahl UND selbem Takt ist nicht von der Hand zu weisen, wie du im Artikel lesen kannst. Jedenfalls bei dieser Aufgabe da.
Auf alle Fälle hat Intel Konkurenz.
8x NUMA Nodes bei einer Software, die offenbar NUMA aware ist...
Das ist keine Kunst
Du kannst heute auch 8x 8890v4 Xeon E7 da hinstellen und die gleiche Software drauf tuckern lassen und du wirst staunen, dass da ziemlich sicher auch eine massive Skalierung auf die 8xQuadchannel bei ebenso 8x NUMA Nodes stattfinden wird. Denn da stehen 680GB/sec auf dem Papier... Oder halt jegliche andere Kombination aus 4000er Xeons (mit dann ebenso 16 Speicherkanälen in Summe)
Kurzum, wer so eine Software einsetzt, der setzt auch auf ein Produkt, was darin punktet und nimmt normal _nicht_ die Stangenware.
Die Frage ist am Ende, ist der Markt ready für 8x NUMA Nodes? (bzw. 4x bei 1P Modellen)
4x NUMA Nodes bei Intel heist im Moment Xeon E5 46xx oder Xeon E7 -> das ist alles keine Std. Stangenware und "will" im Std. Serverbereich auch gar keiner Nutzen. Selbst wo es zum Teil preislich sogar attraktiver ist die Systeme dahingehend zu konsolidieren. (meist weniger Lizenzkosten und damit günstigere Gesamtkosten)
Den einen Sieger gibt es in dem Segment so oder so nicht.
Das ist genau der Punkt, den die privat User idR unterschätzen... Da geht es dediziert um Hardware die für bestimmte (und nur diese) Anwendungsfelder explizit gewählt wird.
Die Eierlegende Wollmilchsau gibt es im Serverbereich idR nicht (mehr)
Für Heimanwender ist Naples aber nichts, aber immerhin zeigt es, dass statt 16 auch 32 PCIe Lanes machbar sein sollte, wie meine Analyse der Ausgabe von HWInfo auch schon hat vermuten lassen und vielleicht kommt ja dann noch ein Enthusiastensockel der diese Fähigkeiten auch ausnutzt.
Spricht man nicth von 64 Lanes pro Socket? 128 Lanes in Summe bei 2P?
Das wären dann 4x16 pro CPU -> und 1:1 dem, was Ryzen im Desktop kann...
Oder hab ich was verpasst?
Der Q6600 war auch kein nativer 4 Kerner und trumpfte voll auf im Gegensatz zum Phenom I (nativ 4 Kerne).
Nein, eher andersrum... Der Phenom I krankte an einigen Baustellen. Zuerst mal am TLB Bug. Dann am Zeitfaktor (den Q6600 gibts seit Ende 2006/Anfang 2007, der erste Phenom I kam irgendwo Ende 2007, Anfang 2008) und zuletzt die sehr niedrigen Taktraten (CPU und Uncore/Cache) zu Beginn. Ein Q6600 als Einsteiger kam mit fixen 2,4GHz, der Phenom I 9850 als TopModell mit 2,5GHz. Nur gehts beim QX6800 schon bis knapp 3GHz. Die größten Modelle sogar über 3GHz...
Die MT Skalierung des Intel Quadcores ist gelinde gesagt einfach "schlecht"... Was im Nachgang dann mit Nehalem/Lynnfield ohne SMT im direkten Vergleich auch nachgewiesen wurde. Der Phenom I und Phenom II skaliert an der Stelle auch besser...
Aber das ist hier nicht entscheidend, das Problem "hier" ist die Anzahl der NUMA Nodes. 32C Naples bedeutet wohl nach den bisherigen Aussagen von AMD, 4x NUMA Nodes pro CPU. 8x NUMA Nodes bei zwei Sockets.
Entweder die Software _kann_ es, oder die Software kann es nicht. Letzteres ist im Moment die Regel! Einzig im HPC Bereich lässt sich das idR pauschal gut abdecken... Aber Naples wird wohl kaum ausschließlich für den HPC Markt gedacht sein.