"CLN7FF soll im Vergleich zu CLN16FF+ eine um 70 % höhere Packdichte für die Transistoren bieten"
Das gilt nur für die SoC-Variante mit ihren 6 Tracks. High-Power wird 7,5 Tracks haben (so wie der 7nm-Prozeß von GlobalFoundries auch) und eine entsprechend niedrigere Packungsdichte.
"CLN7FF+ soll die Packdichte der Transistoren noch einmal um 20 % steigern"
Bisher war nur von einem Schrumpfen des Min. Metal Pitch von 40nm auf 36nm die Rede. Wo wohl die restlichen 10%-Punkte herkommen?
@Oberteufel
Zen2 wird im 7LP von GloFo hergestellt werden (LP steht hier für "Leading-Performance"). Der ist meines Wissens noch nicht in der Risk-Production angekommen (sie soll aber dieses Quartal starten). Mehr als ein paar Samples wird es 2018 kaum geben, die Massenproduktion wird wohl frühestens im 1. Quartal 2019 starten. Ein bißchen Luft hat Intel also noch...