HWL News Bot
News
Thread Starter
- Mitglied seit
- 06.03.2017
- Beiträge
- 113.820
... weiterlesen
Follow along with the video below to see how to install our site as a web app on your home screen.
Anmerkung: this_feature_currently_requires_accessing_site_using_safari
Die Frage wie viele PCIe Lanes und SATA Ports der X570 selbst hat, beantwortet es leider nicht.
Wieso muss der Uplink die volle Bandbreite der Downlinks haben? Dies ist total unnötig und wird deshalb auch nicht gemacht, denn es werden eben nie alle Lanes zu gleich Zeit mit vollen Bandbreite Daten übertragen wollen. Der X570 wird den Leaks nach über maximal 16 PCIe 4.0 Lanes verfügen, wenn man dann mit 4 SATA Ports zufrieden ist. Dazu kann man dann zweimal je 4 Lanes gegen 4 SATA Ports tauschen, also auch nur 8 Lanes und dafür dann 12 SATA Ports wählen oder 12 Lanes und hat dann 8 SATA Ports. Was davon umgesetzt wird, entscheidet der Boardhersteller und idealerweise kann man dies dann auch als Anwender entscheiden, weil das Board einem die Wahl lässt.Wenn der Chipsatz mit 4 Lanes angebunden wird, dann wird der auch maximal 4 4.0 Lanes weiter reichen. Vielleicht ist AMD so nett und wandelt die 4.0 Lanes in 3.0 Lanes mit doppelter Anzahl, dann könnte man also 8 3.0 Lanes nutzen (für GBit LAN und weitere Zusatzfunktionen würde ja sogar eine 2.0 Lane reichen)
Von 40 kann nicht die Rede sein, da wurde die ganz Plattform genommen und die 4 Lanes an denen der X570 selbst hängt, wurden auch noch mitgezählt, obwohl die ja nicht verfügbar sind, weil da ja gerade der Chipsatz dran hängt. Die CPU hat zwar 24 Lanes, 16 die üblicherweise für die Graka sind, 4 vom internen Chipsatz (wobei man da zwei gegen zwei SATA Ports "tauschen" kann) und die 4 für die Anbindung des Chipsatzes (die nennt Intel DMI und zählt sie nicht mit), der dann im Fall des X570 eben bis zu 16 Lanes bietet, was realistisch gerechnet eben bis zu 36 Lanes ergibt.aber AMD wird garantiert nicht aus 4 Lanes 40 machen, das wären ja noch schlimmer wie bei Intel (die bieten ja aktuell auch mehr Lanes im Chipsatz, als Bandbreite zur CPU zur Verfügung steht).
Es werden ja auch nur 4 auf 16, aber schön zu sehen wie den ganzen AMD Fanboyse die vorher über DMI als Flaschenhals und das Unding von Intel dem Chipsatz mehr Downlink als Uplink Bandbreite zu geben, nun auf die Füße fällt. AMD macht es jetzt nämlich ganz genau so und das ist auch sehr gut, denn mehr Lanes sind auch dann ein großer Vorteil, wenn der Uplink es ihnen nicht allen gleichzeitig erlaubt Daten in die gleiche Richtung mit vollen Bandbreite zu übertragen, weil dies in der Praxis sowieso fast nie vorkommen wird. Der einzige Fall wo wirklich mal ein Flaschenhals wäre, sind RAID 0 mit schnellen PCIe SSDs, aber deren Relevanz in der Praxis abseits der Benchmarksfreaks ist wohl 0.Klar, die Lanes sind nicht immer alle aktiv und damit kann man das auch bis zu einem gewissen Grad machen, aber von 4 auf 40 halte ich für übertrieben.