8,34 Milliarden Transistoren: Ein Rome-IOD zeigt seine Details

Thread Starter
Mitglied seit
06.03.2017
Beiträge
113.949
matisse-ccd-die.jpg
Mit dem Chiplet-Design der aktuellen Ryzen-, Ryzen-Threadripper- und EPYC-Prozessoren ist es AMD zusammen mit einer stetigen Weiterentwicklung der µArchitektur gelungen in fast allen Bereichen wieder ein echter Gegenspieler zum Konkurrenten Intel zu sein. Bereits mehrfach hatten wir über die Details des Designs berichtet. So haben wir uns die CCDs und IODs der neuen Ryzen-Prozessoren in detailreichen Chipshots bereits angeschaut. Auch die Komplexität der Chips wird in Anbetracht von Milliarden von Transistoren...

... weiterlesen
 
Wenn Du diese Anzeige nicht sehen willst, registriere Dich und/oder logge Dich ein.
Sollte da wirklich so viel SRAM drin stecken? Und wenn ja, wofür wird dies dann genau genutzt? Ein gewisser Puffer für die IF dürfte nötig sein, aber so viel? Oder wurde das Die einfach nur so groß gemacht um genug Platz für alle Anschlüsse zu haben?
 
Es könnte auch in weiten Teilen ein Crossbar-Switch sein, der die verschiedenen Komponenten des IOD untereinander verbindet.
 
Euch ist in der Tabelle zur Gesamtanzahl bei Matisse ein Fehler unterlaufen, in dem ihr nur einen CCD berücksichtigt habt. :)
 
Interessant die Doppelstruktur, das Rome-IOD besteht offensichtlich aus zwei Modulen auf einem Die. Eventuell hat man erst relativ spät den Plan fallen gelassen einen IOD für 4 CCDs zu bringen.

@Holt
Bildschirmfoto 2019-10-22 um 10.41.58.jpg

Den Block in Grün interpretiere ich als den Cache einer Switch, er könnte 6MB groß sein.
Den Block in Orange interpretiere ich als den Cache eines Speicher-Controllers mit 4 MB.
Es könnten aber auch zwei Speicher-Controller (mit je einem 2 MB Puffer) sein, jeder zuständig für 2 Speicherkanäle.
Beide Caches sehe ich als eher nichts kompliziertes an, reiner Schreib-/Lesepuffer.

Als Grundlage meiner Abschätzung dient der SRAM-Bereich des L3 im Zeppelin-Die.
 
Zuletzt bearbeitet:
Den Block in Grün interpretiere ich als den Cache einer Switch, er könnte 6MB groß sein.
Den Block in Orange interpretiere ich als den Cache eines Speicher-Controllers mit 4 MB.
Es könnten aber auch zwei Speicher-Controller (mit je einem 2 MB Puffer) sein, jeder zuständig für 2 Speicherkanäle.
Beide Caches sehe ich als eher nichts kompliziertes an, reiner Schreib-/Lesepuffer.

Sollten die gleichen Caches für Switch und IMC dann nicht auch bei den IODs der Ryzen zu finden sein? Diese hier erscheinen mir irgendwie Rome exklusiv.

AMD@7nm(12nmIOD)@Zen2@Matisse@Ryzen_5_3600@100-000000031_B… | Flickr
 
Zuletzt bearbeitet:
Ja, weder der Speicher-Controller noch die Switch haben beim Matisse-IOD irgendwelche größeren Puffer.
Dafür ist halt ein Haufen an anderen Controllern auf dem Die untergebracht.
 
"Der mittlere Bereich des IODs besteht vermutlich hauptsächlich aus SRAM..."
Und wo ist dann die Infinity Fabric ????
untitled-1.jpg
 
Vermutung: Die SRAM-Zellen könnten Pufferbausteine für das komplexe IF-Routing sein. Schon beim Opteron mit Hyper Transport 3.0 wurde ein Teil des L3-Caches dafür genutzt, die Anfragen über den HT zu optimieren.
 
Hardwareluxx setzt keine externen Werbe- und Tracking-Cookies ein. Auf unserer Webseite finden Sie nur noch Cookies nach berechtigtem Interesse (Art. 6 Abs. 1 Satz 1 lit. f DSGVO) oder eigene funktionelle Cookies. Durch die Nutzung unserer Webseite erklären Sie sich damit einverstanden, dass wir diese Cookies setzen. Mehr Informationen und Möglichkeiten zur Einstellung unserer Cookies finden Sie in unserer Datenschutzerklärung.


Zurück
Oben Unten refresh