2nd Gen Wafer Scale Engine: 850.000 Kerne, 2,6 Billionen Transistoren in 7 nm

[HWL News Bot]

Auf der HotChips 32 hat Cerebras über die Umsetzung und Nutzung der Wafer Scale Engine (WSE) gesprochen. Einen Chip mit 46.225 mm² Fläche, 400.000 AI-Kernen und 18 GB an on-Chip SRAM muss man zunächst einmal füttern können und eine entsprechende Softwareoptimierung sorgt erst dafür, dass man auch die Leistung abfragen kann.
... weiterlesen

 

[DeckStein]

Das spricht dafür dass tsmc 7nm verdammt gut klappt.

 

[kaotika]

Beeindruckend!!!

Das spricht dafür dass tsmc 7nm verdammt gut klappt.

Nix gegen TSMC aber wer weiß, wieviele Wafer die gefertigt haben um einen funktionsfähigen Chip zu bekommen...

 

[DeckStein]

Wer weiß, villeicht haben die vorher mal den tachenrechner angeschmissen um zu sehen ov sich das rentiert.

 

[Don]

Zumal man Techniken verwendet, um die Ausbeute zu verbessern.

 

[King Bill]

Interessanter finde ich eigentlich die Anbindung zum restlichen System. Das Kuchenblech wird sicherlich nicht gesockelt.

 

[Infi88]

Zumal man Techniken verwendet, um die Ausbeute zu verbessern.

Die wird allerdings eher ASML auf Lager haben, DUV war bei TSMC auch deutlich beliebter als das EUV was vermeintlich gar nicht kommen soll bei Ryzen 5000 beispielsweise, daher würde mich interessieren was das hier im Detail ist ?
Wahrscheinlich ist man schon selbst Opfer diminishing returns geworden zumindest in finanzieller Hinsicht und N6 mit noch mal mehr Lagen funktioniert schon besser.
Frag mich auch wie Cerebras Kalkulationen durchführt bzw. wer so etwas regelmäßig abnimmt, der ihr Kühlsystem sieht 1:1 aus wie aus einem Rally Dakar Truck .

Beeindruckend!!!


Nix gegen TSMC aber wer weiß, wieviele Wafer die gefertigt haben um einen funktionsfähigen Chip zu bekommen...

Endlos viele. Ich denke wenn es dann immer besser klappt wird man kalkulierte verlässliche Zahlen an die Partner weiter geben. Wird allerdings oft unterschätz, das Risiko zur Verschwendung ist bei Top-End Entwicklungen riesig.

 

[Don]

daher würde mich interessieren was das hier im Detail ist ?

Ich habe das eher auf die Maßnahme bezogen, dass man 1 bis 1,5 % mehr Funktionseinheiten fertigen lässt und im Fall der Fälle defekte Einheiten umgeht.

 

[Don]

Interessanter finde ich eigentlich die Anbindung zum restlichen System. Das Kuchenblech wird sicherlich nicht gesockelt.

Wie das umgesetzt wird, kannst du hier nachlesen: https://www.hardwareluxx.de/index.p...senchip-in-15u-mit-aufwaendiger-kuehlung.html