432 RISC-V-Kerne: Effizienter Number-Cruncher aus Europa

[HWL News Bot]

Auf der DATE-Konferenz (Design, Automation and Test in Europe) haben die Entwickler von der ETH Zürich sowie der Universität von Bologna zusammen mit den beteiligten Unternehmen, bzw. Plattform-Entwicklern wie PULP (Parallel Ultra-Low Power), GlobalFoundries, Rambus, Micron, Synopsys und Avery den Occamy vorgestellt, einen HPC-Chip mit Chiplet-Design und insgesamt 432 RISC-V-Kernen.
... weiterlesen

 

[Holt]

. Die Rechenleistung liegt hier also um den Faktor 90 höher.

Allerdings verbraucht der H100-Beschleuniger auch bis zu 700 W, während es beim Occamy nur 10 W sein sollen, also um den Faktor 70 geringer.

Für 70 mal so viel Verbrauch 90 mal so viel Rechenleistung zu bekommen, ist doch ein gutes Geschäft. Es mag Anwendungen für so einen Chip geben, aber als revolutionär würde ich den nun nicht ansehen.

 

[Botcruscher]

10W halte ich schon wegen des HBM Interface für unrealistisch. Das sind vielleicht nur die Kerne und der Rest kommt dazu. Mal sehen wo das gesamte Paket landet. Aber schön für RISC V.

 

[Shiga]

10W halte ich schon wegen des HBM Interface für unrealistisch. Das sind vielleicht nur die Kerne und der Rest kommt dazu. Mal sehen wo das gesamte Paket landet. Aber schön für RISC V.

HBM2E ist sehr stromsparend auch dank dem 2.5D Packaging, aber ich geb dir recht.
Hier ist der Stromverbrauch auf Folie 18 noch ein bisschen besser aufgeschlüsselt.

https://pulp-platform.org/docs/STW2022_kgf.pdf