HWL News Bot
News
Thread Starter
- Mitglied seit
- 06.03.2017
- Beiträge
- 113.955
... weiterlesen
7 vs 14 nm: Intels und TSMCs Transistoren im Größenvergleich
- Ersteller HWL News Bot
- Erstellt am
... weiterlesen
Schön das dieses Video hier thematisiert wird, auch wenn Romans Aufklärungsarbeit in den Plattitüden der Fanboys bei diesen Marketing Bezeichnungen wieder verpuffen wird.
Interessant auch das Intel, Samsung und auch TSMC Maschinen des selben Herstellers verwenden jedoch klare Unterschiede bei ihren Produkten erkennbar sind.
Interessant auch das Intel, Samsung und auch TSMC Maschinen des selben Herstellers verwenden jedoch klare Unterschiede bei ihren Produkten erkennbar sind.
smalM
Enthusiast
Das war ein nettes Video. 
Ein bißchen unglücklich ist die Wahl des L1, um sich die Transistordichte zu betrachten, zum einen schrumpft SRAM deutlich schlechter als Logic und zum anderen hat die Packungsdichte dort eher damit zu tun, welche Performance der L1 erreichen soll, als mit den technischen Grenzen des Prozesses.
TSMC packt übrigens in der HD-Variante des N7 über 90 Mio. Transistoren auf den mm², obwohl moderne SoCs sehr viel SRAM enthalten.
Ein bißchen unglücklich ist die Wahl des L1, um sich die Transistordichte zu betrachten, zum einen schrumpft SRAM deutlich schlechter als Logic und zum anderen hat die Packungsdichte dort eher damit zu tun, welche Performance der L1 erreichen soll, als mit den technischen Grenzen des Prozesses.
Es sei noch erwähnt, daß Intel mit dem 10nm+ auf das Compute-Die des i5-L16G7 49,4 MT/mm² gepackt hat. Das ist das Dichteste, was wir von Intel bisher in der Realität kennen. Ein Coffee Lake in 14nm++ soll auf 37,2 MT/mm² kommen. Intel ist sehr schweigsam, was seine Prozeßdichten über ein ganzes Die hinweg gemessen anbelangt...
TSMC packt übrigens in der HD-Variante des N7 über 90 Mio. Transistoren auf den mm², obwohl moderne SoCs sehr viel SRAM enthalten.
Zuletzt bearbeitet:
Wenn wer Bock zu rechnen hat:
www.pcgamesn.com
Laut der Aussage kommt ein CFL Core auf 217 Mio Transistoren und ein Ice Lake Core auf 300 Mio Transistoren.
Die Die Size des Ice Lake ist 122mm² komplett. Es finden sich sicher auch Shots im Netz, wo das wer auf die Kerne runter gebrochen hat. Da kommt man sicher an ein halbwegs brauchbares Ergebnis in der Richtung.
Tiger Lake kommt auf 146mm². Die Werte jeweils von hier:
www.anandtech.com
Gleiches Spiel in Gelb/Schwarz gestreift.
Viel besser wirds aber in der Tat nicht, weil sie einfach keine Infos mehr raus rücken... Die Max. Angaben werden aber auch bei allen eher selten überhaupt ansatzweise ausgereizt. Vor allem wo die absolute Die Size gering ist, denn man braucht halt je nach Wärmeleistung des Endprodukts dennoch Fläche um die Hitze abzugeben. Insofern ist das ganze auch eher nur ne Theorierechnung. Die Hand voll Watt eines gestapelten Lakefield Dies ist ne andere Nummer als 200W einer 250mm² Navi GPU. Oder in Peaks auch mal fast 100W einer Renoir APU bei ~150mm². Noch schlimmer sind wohl nur Coffee Lakes mit vollem Takt bei 250W und mehr und unter 200mm² in der Größe. Am Ende muss das Verhältnis zwischen Packdichte, Die Size und Produktionskosten/Anzahl der Dies pro Wafer irgendwo stimmen. Es bringt ja nix das Teil sonst wie dicht zu packen, wenn es dann im gewünschten Taktbereich damit nicht mehr kühlbar ist, selbst wenn es gehen würde. Genau so wie es nix bringt, die maximal mögliche Die Size immer voll auszureizen usw.
Intel’s next-gen CPU architecture will be “significantly bigger” than Sunny Cove
Jim Keller is touting a performance boost that scales "closer to the linear curve" relative to increases in transistor count
www.pcgamesn.com
Die Die Size des Ice Lake ist 122mm² komplett. Es finden sich sicher auch Shots im Netz, wo das wer auf die Kerne runter gebrochen hat. Da kommt man sicher an ein halbwegs brauchbares Ergebnis in der Richtung.
Tiger Lake kommt auf 146mm². Die Werte jeweils von hier:
I Ran Off with Intel’s Tiger Lake Wafer. Who Wants a Die Shot?
Viel besser wirds aber in der Tat nicht, weil sie einfach keine Infos mehr raus rücken... Die Max. Angaben werden aber auch bei allen eher selten überhaupt ansatzweise ausgereizt. Vor allem wo die absolute Die Size gering ist, denn man braucht halt je nach Wärmeleistung des Endprodukts dennoch Fläche um die Hitze abzugeben. Insofern ist das ganze auch eher nur ne Theorierechnung. Die Hand voll Watt eines gestapelten Lakefield Dies ist ne andere Nummer als 200W einer 250mm² Navi GPU. Oder in Peaks auch mal fast 100W einer Renoir APU bei ~150mm². Noch schlimmer sind wohl nur Coffee Lakes mit vollem Takt bei 250W und mehr und unter 200mm² in der Größe. Am Ende muss das Verhältnis zwischen Packdichte, Die Size und Produktionskosten/Anzahl der Dies pro Wafer irgendwo stimmen. Es bringt ja nix das Teil sonst wie dicht zu packen, wenn es dann im gewünschten Taktbereich damit nicht mehr kühlbar ist, selbst wenn es gehen würde. Genau so wie es nix bringt, die maximal mögliche Die Size immer voll auszureizen usw.
Googlespoon
Enthusiast
Also die Gatelänge zu nehmen um die beiden zu vergleichen ist halt auch n bisschen komisch. Eigentlich greift man dafür auf die Kanallänge zurück, bzw Gatebreite.
Das haben wir auch gemacht. Die Kanallänge heißt aber Gatelänge. Die Breite wäre ja in Richtung der Finnen. Und da kommt es dann drauf an ob dein FinFet 2, 3, 5 oder wie viele Finnen auch immer hat. Das wäre aber für den Vergleich "noch schlechter" weil die Anzahl der Finnen vom Transistortyp abhängig ist.
Ich glaube wenn ihr die Logikeinheiten angeschaut hättet, wäre bezüglich Unterschied etwas mehr gesehen zu wesen, der L1 Cache war doch nahe zu identisch. Es werden ja nicht alle Transistoren bis zu "14 nm" geschrupft, ansonsten würde im Die Shot der Cache nicht ständig von der Fläche größer werden.