@Holt und ob die SSD einen Cache hat und falls ja welchen (DRAM, SLC) spielt keine Rolle?
Doch, aber alle aktuellen Consumer NVMe SSDs haben einen Pseudo-SLC Schreibcache (nur die Optane und Samsung mit MLC hatten keinen) um die Schreibrate für einige bis ggf. einige Hundert GB zu erhöhen und ob sie einen DRAM Cache hat, hängt in aller Regel mit dem Controller zusammen, es sind meist unterschiedliche Modelle die mit oder ohne DRAM Cache ausgelegt sind. Der DRAM Cache dient dem Controller zu speichern der Verwaltungsdaten, vor allem der Mappingtabelle und allem NVMe SSDs kann die Nutzung von HMB das Fehlen des DRAM Cache teilweise ausgleichen und es erlauben über einen ausreichend großen Adressraum schnell zugreifen zu können, dass manchen das Fehlen des DRAM Caches gar nicht merken.
Sicher kann man auch mit so einem lahmen QLC Krüppel leben, wenn man nur hin und wieder ein paar wenige Daten am Stück schreibt.
Was ja bei vielen Anwendern der Fall ist.
Aber eine potenziell schnelle PCIe 4.0 SSD kauft man sich ja eben wegen der hohen Geschwindigkeit.
Aber zur Geschwindigkeit gibt es viele Aspekte, neben der Schreib- auch die Lesegeschwindigkeit und dann neben den Maximalwerten die bei kurzen (4k) Zugriffen, etc.
So wie die QLCs teilweise eingerichtet sind, erinnert mich das ein wenig an die Hybrid HDDs oder SSHD. Die mit SDD Cache um die gekommen sind.
Nein, denn bei den SSHDs oder dem SSD Cache ging es ja vor allem darum die Lesegeschwindigkeit bei kurzen Zugriffen zu steigern, wo HDDs gegenüber NAND Flash sehr viel schlechter sind, nicht darum die Schreibperformance zu verbessern. Bei langen sequentiellen Lesezugriffen ist der Unterschied zwischen einem NAND Chip auf der Platine (SSHD) oder auch eine SATA Cache SSD gegenüber eine HDD weitaus geringer und da der Cache ja auch relativ klein ist, wurden diese dann gar nicht gecacht.
QLC ist hier dennoch klar überlegen, denn die Lese-Geschwindigkeit ist ja (je nach Modell, ich gehe mal von einer halbwegs modernen SSD mit DRAM-Cache aus) konstant gut. Hier ist kein Cache nötig, wie es bei SSHD-Massenspeichern eben der Fall war.
Eben, wobei beim sequentiellen Lesen der DRAM Cache weniger eine Rolle spielt, weil die zusätzliche Zeit den passenden Teil der Mappingtabelle aus dem NAND nachzuladen ja nicht so ins Gewicht fällt wie bei kurzen Zugriffen. Siehe auch das Bild oben wo Anandtech dies mit zufälligen Zugriffen über unterschiedlich große Adressräume ermittelt hat.
