[News] Alle TSX Implementationen von Haswell(-E/EP) und Broadwell-Y sind fehlerhaft

[e.v.o]

Wie TechReport und AnnandTech berichten, sind alle bisherigen TSX Implementationen fehlerhaft und können zu Speicherfehlern führen. Für den Normalanwender dürfte diese News relativ uninteressant sein, da dieser kaum/keine Software nutzt die das TSX Featureset nutzt.

Viel interessanter ist die Tatsache das Intel regelrecht gezwungen ist ein neues Stepping aufzulegen. Auch für die Haswell Chips. Mit dem nächsten BIOS/UEFI Update dürften erstmal alle Haswell/Broadwell von TSX "befreit" werden (lies: deaktiviert). Eventuell gibt es, wie bei so vielen Bugs, später einen Bugfix per uCode Update und Intel spart sich das neue Stepping komplett. Leider wirken sich diese Bugfixes in den uCode Updates immer auf die Performance aus. Die Tatsache das Intel TSX komplett deaktiviert hat, spricht jedoch ehr für ein neues Stepping. Und ein neues Stepping heißt, dass wir eventuell "besseres" Silizium kriegen, da hier möglicherweise die bereits 130 "Bug-Fixes" die z.B. für den Xeon E3-1230v3 vorliegen integriert sind. Mag sein das sich die Verbesserung nur im unteren Promille oder Prozentbereich bewegt, aber ein neues Stepping würde ich gut heißen.

Was haltet ihr davon?

Eine Errata definiert Intel so:

Errata are design defects or errors. These may cause the processor behavior to deviate from published specifications. Hardware and software designed to be used with any given stepping must assume that all errata documented for that stepping are present on all devices

Links:
Intel Disables TSX Instructions: Erratum Found in Haswell, Haswell-E/EP, Broadwell-Y @ AnandTech
Errata prompts Intel to disable TSX in Haswell, early Broadwell CPUs @ The Tech Report
Intel® Xeon® Processor E3-1200 v3 Product Family Specification Update @ Intel

--- EDIT
Golem hat jetzt auch eine News dazu:
TRANSACTIONAL MEMORY: Intel schaltet TSX wegen Bug bei Haswell ab

 

[Pirate85]

Interessant - bin gespannt wann sie nen neues Stepping ausrollen.

TSX ist allerdings für Consumer völlig egal, TSX düfte auf keiner normalen Maschine benutzt werden.

Was mich allerdings interessieren würde: Wieso fällt das jetzt erst auf?

 

[e.v.o]

Würde mich nicht wundern, wenn das schon etlichen Leuten vorher aufgefallen ist, die das aber für einen Bug in ihrer Software gehalten haben oder ähnliches. Da dürfte einiges an Debugging nötig sein um das Problem darauf zurück zu führen.

 

[Pirate85]

Das stimmt, nem normalen User fällt das nicht auf. Aber es werden sonstwieviele Simulationen mit Hardware gemacht bevor sie in die Serie geht - AMD ist was ähnliches ja auch mit der ersten Phenom-Reihe passiert. Kann mir schwer vorstellen das dort sowas nicht auffällt - oder es handelt sich dabei um so eine Situation/Konstellation die so extrem selten auftritt das sie schlicht nicht bedacht wurde... wer weiß. Maschinen sind auch nur Menschen...

 

[smex]

Man kann es so oder so sehen. Ein neues Stepping vermag uns OCern evtl
ein wenig mehr Spielraum zu geben. Vielleicht aber auch nicht, da ich finde,
dass wir mit der Sandy Bridge und aufwärts reich beschenkt wurden.

Ich mein komm schon, ein Chip der unter einigen stimmigen Faktoren 5Ghz
24 / 7 an den Tach bringt ist schon ultra deluxe, vor allem die die knapp 1.4V
Vcore brauchen.

Sprich es könnte gut sein, dass wir noch ein Weilchen ähnliche oder gar schlechtere
Übertaktungsmöglichkeiten mit den neueren Chips bekommen werden.

Aber das alles so genau wissen kann leider niemand

 

[Reaver1988]

und was interessieren taktraten? einen 5ghz sandy ist so flott wie ein ~ 4,2 - 4,3ghz haswell. Ein 5ghz sandy ist schon seltener, ein 4,2ghz haswell hingegen nicht.

Wieso der Bug nicht aufgefallen ist, kann eventuell einen einfachen Grund haben: es nutzt keiner bzw. nur wenige User.

 

[jdl]

Was mich allerdings interessieren würde: Wieso fällt das jetzt erst auf?

Erstens unterstützt bisher nur Linux TSX, zweitens muß man dazu schon HPC Code oder RDBMS o.ä. ausführen damit TSX überhaupt etwas bringt. Im HPC Bereich setzt man üblicherweise auf Xeon E5 und nicht auf die kleinen Xeon E3 so das es nur sehr wenige spezielle Entwicklersystem betrifft, auf denen man TSX speziell austestet.

 

[fdsonne]

Erstens unterstützt bisher nur Linux TSX, zweitens muß man dazu schon HPC Code oder RDBMS o.ä. ausführen damit TSX überhaupt etwas bringt. Im HPC Bereich setzt man üblicherweise auf Xeon E5 und nicht auf die kleinen Xeon E3 so das es nur sehr wenige spezielle Entwicklersystem betrifft, auf denen man TSX speziell austestet.

Wobei die kommenden Haswell-E das Problem ja nach aktuellen Infos auch haben werden...

Für mich eher die Frage, ob es überhaupt ein Problem darstellt?
Ich mein, jetzt wo bekannt ist, das der Bug vorhanden ist, warten die Leute, die sowas benötigen eben noch ein paar Wochen/Monate auf die bereinigte Version.
Für sogut wie alle anderen potentiellen Käufer abseits vom HPC Geschäft ist das Feature total nebensächlich...
Gerade auch beim Thema Virtualisierung, wo teils der Mischbetrieb zwischen verschiedenen CPU Modellen und Generationen gefahren wird (Farm immer weiter erweitert) und vom Funktionslevel her sowieso ein älterer CPU Stand gefahren wird, fällt das so oder so nicht ins Gewicht.

Ich denke, das ist definitiv kein Beinbruch...

 

[smex]

und was interessieren taktraten? einen 5ghz sandy ist so flott wie ein ~ 4,2 - 4,3ghz haswell. Ein 5ghz sandy ist schon seltener, ein 4,2ghz haswell hingegen nicht.

Nicht so ganz

2500k vs 4670k - Page 2

HARDOCP - Haswell Introduction - Intel Haswell i7-4770K IPC and Overclocking Review

 

[jdl]

Für sogut wie alle anderen potentiellen Käufer abseits vom HPC Geschäft ist das Feature total nebensächlich...

Für RDBMS Maschine wäre es ebenfalls von sehr großen Interesse und da fallen dann so Dinge wie SAP HANA drunter, wobei bei den Xeon E7 hätte es eh noch etwas gedauert.