AMD, Intel, Arm und Co: UCIe soll Standard für Chiplet-Interconnects werden

[HWL News Bot]

Einige der großen Halbleiterhersteller haben heute angekündigt, einen neuen, offenen Standard für Chiplet-Interconnects ins Leben rufen zu wollen. Universal Chiplet Interconnect Express oder kurz UCIe tritt dabei in gewisser Weise in die Fußstapfen von PCI-Express, bzw. orientiert sich in der grundsätzlichen Herangehensweise daran.
... weiterlesen

 

[Botcruscher]

Absolut zu begrüßen. Interessant ist eine Vorgabe für die Latenz.
Die "Klebechips" des Intel Marketings werden wohl noch lange im Ohr bleiben. Ironisch angesichts des Core2Q.

 

[Richard88]

Absolut zu begrüßen. Interessant ist eine Vorgabe für die Latenz.
Die "Klebechips" des Intel Marketings werden wohl noch lange im Ohr bleiben. Ironisch angesichts des Core2Q.

der damals von AMD damals so bezeichnet wurde

 

[Elmario]

Einen Standard oder eine Spezifikation über mehrere Unternehmen hinweg zu entwickeln, macht natürlich nur dann Sinn, wenn es das Ziel ist, Prozessoren, bzw. Beschleuniger zu entwickeln, die Chips von mindestens zwei unterschiedlichen Herstellern verwenden.

Nicht nur. Es macht auch dann Sinn, wenn man als Endkunde die Möglichkeit genießen will, ein Teil gegen das eines anderen Herstellers auszutauschen. Nicht, dass die Kundensicht heute noch Jemanden in der Industrie interessieren würde ..

 

[Holt]

Die "Klebechips" des Intel Marketings werden wohl noch lange im Ohr bleiben.

Dies war die Revenge für AMDs Core2Quad Kommentare und bei Chiplets kommt es eben auch darauf an, wie man diese verbindet. Da hat AMD bisher nicht gerade auf High-Tech zurückgegriffen, dies passiert jetzt erstmal mit dem 3D V-Cache und das die Architektur der EPYC war nun auch nicht wirklich optimal, was AMD ja wohl auch schnell gemerkt und auf das aktuelle Design mit dem I/O Die gewechselt hat, welche die meisten Nachteile des ersten Designs behoben hat.

 

[smalM]

@Holt
Das erste Zen-Design dürfte der wirtschaftlichen Lage AMDs zu der Zeit entsprungen sein: es ermöglichte die maximale Marktabdeckung mit nur einem einzigen Die-Design.

 

[Holt]

smalM, ja, aber deswegen war es trotzdem weit weg von einem optimalem Design, gerade für die EYPC, die Latenzen zwischen den Cores auf unterschiedlichen Dies waren hoch und ebenso zum RAM welches an einem anderen Chiplet hängt. Die Chiplets waren damals und sind auch bisher noch, einfach BGA Chips auf einer Platine, dies ist im Vergleich zu Intels EMIB und Foveros Technologien oder anderen Halbleiter Interposern, wirklich nicht viel mehr als zusammengeklebt. Die Limitierung von AMDs aktueller Verbindungstechnologie sieht man ja auch an den RYZEN 5000, wo ein Chiplet nur halb so schnell ins RAM Schreiben kann als es aus dem RAM Lesen kann, einfach weil diese einfache Verbindungstechnologie eben nicht so viel Verbindungen erlaubt.

Vergleich das mal mit dem was Intel bei Sapphire Rapids machen wird, da werden die 4 Tiles mit 10 EMIB Brücken verbunden:

Man darf wohl annehmen, dass diese jeweils das Mesh über die Tiles hinweg miteinander verbinden, wie es schon bei den großen Xeon Pi Knights Landing gemacht wurde:

Auch wenn Zen und dessen simple Verbindungstechnik sowie das Design mit dem ein Chiplet für Desktop und EYPC genutzt werden konnte, eben das war, was sich AMD damals leisten konnte und es ein Design war, welche sie gerettet hat, was ja auch gut war, da Konkurrenz für uns Kunden immer gut ist, damit die Preise nicht bis zum Mond abheben, sp ist da schon ein gewaltiger Unterschied.

So wie Intel es bei Sapphire Rapids machen wird, verhält sich die CPU dann wie ein monolithischer Chip, auch wenn sie aus verschiedenen Tiles besteht, eben ganz anderes als insbesondere die erste EYPC Generation die im Vergleich dazu wirklich zusammengeklebt wirkt. man muss also schon auf die Verbindungstechnologie schauen, denn nicht alle MCM Designs sind gleich. Auch TSMC hat inzwischen ähnliche Verbindungstechnologien wie Intels EMIB und auch AMD dürfte diese früher oder später einsetzen. Der Trend geht jedenfalls eindeutig in diese Richtung und wann nicht merkt, dass eine CPU aus verschiedene Tiles besteht, eben weil dies mit entsprechender Technologie so zusammengefügt wurden, dass die Latenz gering und die Bandbreite ausreichend groß ist, dann spricht da ja auch nichts dagegen. Mit so einem Standard spricht sogar viel dafür, so kann man einmal bestimmte Funktionen in Chiplets packen in die einem älteren, günstigeren Prozess gefertigt werden, der z.B. im Fall von I/O Treibern sogar besser ist weil die Transistoren da mehr Leistung treiben können oder man entwickelt Bausteine gemeinsam, z.B. für Host Controller für PCIe 6.0 oder DDR6 RAM und der eine kauft sie beim anderen oder einem Drittanbieter ein.

 

[1701]

Nicht nur. Es macht auch dann Sinn, wenn man als Endkunde die Möglichkeit genießen will, ein Teil gegen das eines anderen Herstellers auszutauschen. Nicht, dass die Kundensicht heute noch Jemanden in der Industrie interessieren würde ..

In diesem konkreten Fall kann der Endkunde da allerdings kaum was tauschen. Was wir allerdings sehen könnten, ist das größere Firmen dann vermert spezielle CPU-Versionen mit integrierten Beschleunigern in ihren Geräten ausliefern und die dann womöglich auch an die Geräte des jeweiligen Herstellers gebunden sind, wie teils jetzt schon bei AMD/Lenovo-Systemen.

 

[Holt]

Was wir allerdings sehen könnten, ist das größere Firmen dann vermert spezielle CPU-Versionen mit integrierten Beschleunigern in ihren Geräten ausliefern und die dann womöglich auch an die Geräte des jeweiligen Herstellers gebunden sind

Dies dürfte das Geschäft mit den Custom Chips wie denen in den Konsolen deutlich verändern, denn große Kunden wie Sony und Microsoft dürften dann eher die Komponenten für so einen Chip bei den verschiedenen Anbietern einkaufen und sich daraus selbst ihre Chips zusammenstellen, statt wie bisher den kompletten Chip von einem Anbieter fertig zu bestellen. Aber ich denke, dies dürfte eine Weile dauern, es wurde ja gerade erst beschlossen, dass den Standard zu schaffen, ob der überhaupt zustande kommt, ist offen und ebenso ab wann es dann auch Chips gibt, die diesen Standard unterstützen und die man dann miteinander kombinieren kann.