AMD Rome mit 256 MB L3-Cache: Zwei Quad-Core-CCX mit jeweils 16 MB pro Chiplet

[unl34shed]

Bei den üblichen 100μm sind das 100 Verbindungen pro mm² Diesize und AM4 hat 1331 Pins, sagen wir also großzügig man bräuchte 2000 Verbindungen für einen I/O Chip für AM4, so wären 20mm² ausreichend, also nicht einmal ein Zehntel der Größe des Zepplin Dies.

"For this particular CPU [AMD Duron] there are about 3,000 flip chip bumps on the underside of that piece of silicon. For comparison purposes the Pentium 4 has about 5,000 flip chip bumps and the Intel Itanium has around 7,500"
Quelle: The Anatomy of a Package - The Future of CPU Packaging: Intels BBUL

Das sind übrigens die Sockel 478 Pentium 4, Sockel 775 kam erst ein paar Jahre später raus.

Ich bezweifel mal, dass sich nach fast 20 Jahren und den mittlerweile minimal komplexeren Systemen die Anzahl der bumps signifikant verringert hat, sondern gehe mal vom Gegenteil aus.
Diese scheiß Physik ist schon ein *********

Und wieder wirfst Du die Verbindung des Dies mit der Trägerplatine und die der Trägerplatine mit dem Sockel durcheinander.

Also willst du dich jetzt darauf versteifen, dass obwohl unter einem Flip Chip ein Array von Zinnkugeln genutzt wird um diese auf der Trägerplatine zu befestigen man das nicht BGA nennen darf?
Wenn es dir aber lieber ist, kann sie in Zukunft Flipchip Bumps nennen...

 

[Holt]

Keine Ahnung was Du mir mit der Anzahl der flip chip bumps historischer CPUs sagen willst, aber ich bleibe dabei das nicht Anzahl der flip chip bumps ist die einen so großen I/O Chip erzwingt.

 

[unl34shed]

Vielleicht, dass deine Annahme: Bei 1331 pins sind es ca 2000 bumps (sprich Faktor 1,5) sehr wahrscheinlich komplett daneben liegt, wenn man damals schon Faktoren von 6,5(Duron), 10,5(P4) und 16,75(IA64) genutz wurden.
Und das bei damals sehr wahrscheinlich größeren solder bumps, sprich der Möglichkeit mehr Energie pro bump zu übertragen.

 

[Phantomias88]

meine erste hdd hatte tatsächlich weniger speicher

Bei mir waren es 80MByte im 5.1/4 inch mit zwei HE.
256MByte L3 Cache lassen sich bestimmt auch mit L4 Partitionieren, oder als Snoop Filter nutzen.