AMDs EPYC-Prozessoren der 2. Generation mit 64 Kernen, 256 MB L3-Cache und 128 PCIe-4.0-Lanes

[mika2004]

Ich betrachte jetzt wirklich als Träumerei,
Entweder schrumpfen die Dies, so das mehr unter den Deckel passen,
oder sie bleiben gleichgroß und die Anzahl der Kerne steigt.
Beides wäre für mich denkbar.
Wo der Mainstream 2019 steht, wird man sehen.
8 Kerne haben wir ja auch erst seit diesem Jahr im Mainstream.

 

[REDFROG]

nur die Firmentreuen Fanatiker darüber hämisch ergötzen, die generell wenig ansehen genießen.

@brometheus
Schön dass du dich für meine kleine aber feine Ignorier-Liste qualifizieren konntest, einer weniger von dem ich Trolling ertragen muss, aber dein Anspringen darauf zeigt schön dass du dich angesprochen fühlst

Krank. Du hast angefangen mit den Trollen.
Mal 'ne Stufe zurückschalten. Und das mit der Ignore-Liste ist purer Kindergartenquatsch.

In Zukunft besser weniger neidisch auf anderer Leute PCs sein, wenn man selbst nichts hat (oder auch viel zu teuer erkauft hat). Nicht jeder kauft sich starke PC hardware nur um sich daran zu ergötzen und auch sicher nicht nur wegen Fanatismus seitens AMD/Nvidia/Intel.

Es geht hier um Epyc Prozessoren mit 64 Kernen!

 

[NasaGTR]

Ich betrachte jetzt wirklich als Träumerei,
Entweder schrumpfen die Dies, so das mehr unter den Deckel passen,
oder sie bleiben gleichgroß und die Anzahl der Kerne steigt.
Beides wäre für mich denkbar.
Wo der Mainstream 2019 steht, wird man sehen.
8 Kerne haben wir ja auch erst seit diesem Jahr im Mainstream.

Auch 2019 wird das Topmodell bei AM4 sicherlich nur 8 Kerne haben. Aber dann halt mit höherer Single Thread Leistung.

Ich halte epic bis 48 Kerne auch für Realistischer

 

[smalM]

Cache kostet auch immer Fläche auf dem Die, also ganz umsonst bekommt man den auch nicht.

Natürlich nicht, aber da L3 ja sehr dicht gepackt werden kann, hält sich der Aufwand in Grenzen.

Cache on-die ist zwar eine schöne Idee - aber je größer der Die, desto größer die Wahrscheinlichkeit ein wertloses Stück Silizium im Wafer zu haben.

Der betroffene CCX wird stillgelegt oder ein Core des CCX mit der zughörigen Cacheline wird stillgelegt. Irgendwo müssen die Dies für die Zen-Versionen mit weniger aktiven Cores ja herkommen.

Salve
Das was mich von der Logik noch umtreibt ist, wenn man bei 4 Dies pro MCP bleibt, müßte ein Die 16 Kerne haben und ein CCX 8 Kerne.

ὑγιεία
Wieso müßte ein Die 2 CCX á 8 Kerne haben? Stattdessen könnte man an den Interconnect doch auch 4 CCX á 4 Kerne hängen. Wo ist da das Problem?

 

[lll]

@REDFROG; Ich glaube du hast den Zusammenhang nicht verstanden, kommt wohl davon wenn man einfach mal drauf los motzen möchte weil es um TR geht nicht wahr, hast ja schließlich selbst einen, hier nochmal zum nachlesen für die ganz faulen "im Desktop können sich nur die Firmentreuen Fanatiker darüber hämisch ergötzen, die generell wenig ansehen genießen", das nächste mal lieber zwei mal lesen beziehungsweise alles lesen.
Nö, Kindergartenquatsch ist das nicht, brometheus Beitrag war doch einfach nur zum Fremdschemen, wahrscheinlich weil er sich angesprochen fühlte.
Neidisch, sorry aber das ist extrem lächerlich, grenzt schon an die typische Apple Verteidigung "Findest du Apple nicht gut verunglimpfe diejenige einfach persönlich", ich betreibe keinen Server und nutze auch Programme Programme die viele Kerne nutzen, wozu sollte ich auch solche CPUs wollen, ich weiß im Gegensatz zu manch anderen ganz genau wie viele Kerne/Takt/Cache ich benötige, außerdem ist mir die IPC viel wichtiger.

 

[NasaGTR]

Der betroffene CCX wird stillgelegt oder ein Core des CCX mit der zughörigen Cacheline wird stillgelegt. Irgendwo müssen die Dies für die Zen-Versionen mit weniger aktiveb Cores ja herkommen.

Wenn sagen wir 5% der Flächen bei einem Waver nicht hin hauen und du hast haufenweise mini Chips z.B. 100 Stück dann gehen in dem Beispiel jetzt mal 95% der Chips ohne Probleme.
Wenn du auf dem Waver nur 5 riesige Chips hast, gehen nur 80% der Chips ohne Probleme.

Ist jetzt ein übertriebenes Beispiel und es gibt natürlich Möglichkeiten Cores zu deaktivieren, dennoch zeigt es den vorteile von den kleinen Chips

 

[fortunes]

AMD hat ja angegeben, dass das Wafer-Yield derzeit sehr gut aussehen würde und die Ausbeute glänzend verläuft. Verwundert dann wenig, dass man jetzt schon in die 7nm-Erprobung gehen möchte.

8Core-CCX hätten den Vorteil, dass der Umweg über den Fabric wegfällt, wenn Software alle -8- Kerne nutzen möchte. Der R7 könnte dann performanter werden. Und im Notebook könnten die ersten 8-Kerner kommen.

 

[NasaGTR]

Ich denke mal eher ein CCX hat weiterhin 4 Kerne, aber eher das auf einem Zen2 Chip für Server 4 statt 2 CCX sind.

 

[jdl]

Epyc hat doch ein Octa und kein Quad-Channel-Speicherinterface?

Nein, Epyc hat vier Dualchannel Speicherinterfaces, je ein Dualchannel pro NUMA-Knoten.

 

[Pickebuh]

Was spricht eigentlich gegen größere Dies gepaart mit der höheren Packdichte und kleineren Fertigung ?
Da können natürlich auch statt 4 nun 8 Kerne pro CCX-Einheit konstruiert werden.

AMD wird sicherlich jetzt nicht halt machen und den Schwung von Ryzen nutzen um Intel noch weiter in Bedrängnis zu bringen. Da wäre eine Kern-Verdopplung eine echte Waffe !

 

[[W2k]Shadow]

Ich könnte mir auch vorstelen, das sman den 8 Kern CCX für eine Kombination von 8-Kerner mit iGP nutzt, was aktiuell ja noch ein Nachteil bei AMD ist, dass die Ryzen eine dedizierte GPU benötigen.

 

[Oberteufel]

um mal meine Frage von oben selbst zu beantworten...
Ein User hatte der Quelle die gleiche Frage gestellt:

Canard PC Hardware auf Twitter:

"Up to 64 Cores" kann für mich 2 Dinge bedeuten.

1. Man nutzt zwei Masken. Erst eine mit 12C-Die, später dann 16C-Die. Dies würde allerdings gegen AMDs bisherige Strategie sprechen.
Oder 2.: Es wird von vornherein eine Maske mit 16C-Die benutzt. Jedoch aufgrund des neuen schwierigen Fertigungsprozesses erstmal teildeaktiviert, wie bei R3 und R5-Modellen aktuell. Mit dem Unterschied, dass selbst das Topmodell (R7,TR, Epyc) jeweils nur deaktivierte 12C-Dies nutzt. Die wenigen Dies, die wirklich alle 16 Kerne fehlerfrei nutzen können, werden noch gesammelt, für spätere Topmodelle.
Ähnlich wie man die besten(in diesem Fall ging es um Taktbarkeit) Zeppelin Dies gesammelt hat um ein halbes Jahr später Threadripper zu bringen.

Fazit: Laut der Quelle ist an den 64-Core Epyc definitiv was dran. Möglichkeit 2 ist um einiges wahrscheinlicher als dass AMD mehrere Masken nutzt.

 

[jdl]

Was spricht eigentlich gegen größere Dies gepaart mit der höheren Packdichte und kleineren Fertigung?

Je größer die Dies desto größer wird der Ausschuss, das Verhältnis müsste quadratisch anwachsen.

 

[amdahl]

Schön und gut. Ich watre immer noch auf Verfügbarkeit von Epyc CPUs und Boards im Einzehlandel. Da kann ich den Spekulationen um die Liefertermine des Nachfolgers nur ein müdes Lächeln abgewinnen.
Realistisch geht anders.

 

[[HOT]]

Das sind 16-Kern-Dies mit 64MB L3, der nicht mehr SRAM ist, in 7nm gefertigt, ganz einfach. Mehr als 4 Dies passen nicht auf den Sockel und die dürfen auch nicht sonderlich größer sein. Das Ganze wird schon in 7LP gefertigt sein, AMD hat den Prozess ja exklusiv, kann also früh anfangen damit. Da die GPUs ja nach TSMC ausweichen (Vega20 und Navi), hat man auch passend Kapazität. Man braucht für den Servermarkt ja auch erst mal nicht so viel. Wenn das Ding dann später für TR4 und AM4 kommt, sieht das anders aus, das wird dann aber erst 2019 soweit sein.

 

[jdl]

Supermicro liefert passende Systeme aus, und bei den anderen Firmen gibt es halt nichts, weil AMD in der Vergangenheit den eigenen Ruf bei Server total ramponiert hat. So kommt man halt leichter an ARM oder OpenPOWER Server.

 

[DonL]

Ich könnte mir auch vorstelen, das sman den 8 Kern CCX für eine Kombination von 8-Kerner mit iGP nutzt, was aktiuell ja noch ein Nachteil bei AMD ist, dass die Ryzen eine dedizierte GPU benötigen.

Genauso sehe ich das auch, ein 8 Kern CCX bietet viele Varianten und Möglichkeiten!

 

[smalM]

Wenn du auf dem Waver nur 5 riesige Chips hast, gehen nur 80% der Chips ohne Probleme.
Ist jetzt ein übertriebenes Beispiel und es gibt natürlich Möglichkeiten Cores zu deaktivieren, dennoch zeigt es den vorteile von den kleinen Chips

Das Zen-Die ist 213mm² groß.
Ein Zen2-Die nach den Angaben im Artikel wäre in 14LPP ~500mm² groß, in 7LP wäre es also ein Stück unter 250mm² und damit max. 17% größer als das Zen-Die.
Ein wenig übertrieben, ja...

 

[mr.dude]

Ich kann mir keine logische Anordnung vorstellen, wie 8 Dies alle über eine INF verbunden werden könnten, insoweit macht es wesentlich mehr Sinn, wenn sie das CCX (jetzt 4 Kerne) auf 8 Kerne erweitern würden, dann würde praktisch alles so bleiben wie es ist.

Es gäbe auch noch die Möglichkeit einer 4x4x4 Konfiguration. Also CCX wie bisher mit 4 Kernen, allerdings 4 CCX pro Die und ebenfalls wie bisher 4 Dies pro Package. 8 Kerne pro CCX wird vermutlich die L3 Latenz verschlechtern. Auch wenn es sicherlich Möglichkeiten gibt, um das zu kompensieren.

 

[Shevchen]

Wenn AMD etwas am Matrix-System von IF feilt, kann ich mir auch 8 Dies auf dem Package vorstellen. Eine geringere Größe der Dies würde Platz für 8 auf den Package möglich machen - auch wenns mit 12 nm trotzdem knapp werden würde.

 

[Betabrot]

Hoffentlich einfesselt AMD einen CORE Fight mit Intel. Alle 2-3 Jahre die doppelte Menge an Kernen, wäre schon Geil, dann würde endlich mal was voran gehen und Entwickler hätten auch endlich mal einen Anreiz auf Multicore zu optimieren.

 

[oooverclocker]

Mindestens bis 7nm wird das auch so sein, weil das gerade AMDs Ass im Ärmel ist, zusammen mit den mobilen CPUs. Allerdings ist es komplett unmöglich, dass Intel so weiter macht wie bisher, und deshalb gehe ich davon aus, dass wir in ein paar Jahren von Intel ebenfalls eine Art "Infinity Fabric" sehen werden. Aber zur 7nm-Generation werden sie das glaube ich nicht schaffen und so hat AMD zum Glück die nötige Zeit, um die Schulden loszuwerden und halbwegs auf ein gerechtes Niveau zu kommen.

 

[Bucho]

[TRAEUM]
wenn die doppelte Kernanzahl pro CCX-Einheit möglich wird,
könnte es auch ein Ryzen mit 16 Kernen geben.
[/TRAEUM]

Gibt's doch eh schon in Form des Threadrippers. Oder meinst/hättest Du gerne einen 16 Kerner am AM4? Wozu?

Ich denke da eher daß vielleicht wirklich ein CCX auf 8 Kerne aufgestockt wird - hätte dann den Vorteil daß die schlechteren L3 Cache Latenzen bei Nutzung von >4 Kernen, sprich aktuell Interconnect zwischen den beiden CCX, wegfallen. Die Latenzen innerhalb eines/des CCX könnten dadurch zwar auch schlechter werden, allerdings sind die aktuell ziemlich gut und es wäre wohl kein großes Problem wenn die etwas schlechter wären.

Fragt sich nur ob AMD dann auch noch kleine Masken fährt um 4 oder 6 Kern Modelle zu ermöglichen oder ob das teildeaktivierte 8 Kern CCX werden. Für APUs die auf dieses Design aufbauen würde das dann aber auch bedeuten daß 8 Kerne möglich sind.

Oder es bleiben tatsächlich 4 Kern CCX, dafür davon dann mehr im Package. Ein 64 Kern EPYC hätte dann vermutlich ein 4x4x4 Design.

Natürlich nicht, aber da L3 ja sehr dicht gepackt werden kann, hält sich der Aufwand in Grenzen.

Der betroffene CCX wird stillgelegt oder ein Core des CCX mit der zughörigen Cacheline wird stillgelegt. Irgendwo müssen die Dies für die Zen-Versionen mit weniger aktiven Cores ja herkommen.

Cache hat auch den Vorteil daß er relativ simpel aufgebaut ist und "Reserven" hat, sprich wenn bei der Produktion da Teile davon defekt sind gibt es einen gewissen Puffer um das mit Reserve Cache auszugleichen. Wenn teile der Kerne oder des Speichercontrollers oder Interconnects etc. defekt sind ist es schlimmer. Dann heißt es entweder Kerne deaktivieren oder im schlimmsten Fall daß der komplette DIE für die Tonne ist.

Hoffentlich einfesselt AMD einen CORE Fight mit Intel. Alle 2-3 Jahre die doppelte Menge an Kernen, wäre schon Geil, dann würde endlich mal was voran gehen und Entwickler hätten auch endlich mal einen Anreiz auf Multicore zu optimieren.

Ja los - mehr Kerne für ALLE! Der wohl am häufigsten eingesetzte Büro PC der Empfangsdame braucht mind. 16 Kerne. Und SMT versteht sich!

Versteht mich nicht falsch, ich finde es gut daß es voran geht und Intel sich nun auch endlich im Mainstream Bereich bewegt hat, allerdings sollte man realistisch bleiben. Wo/Wer braucht viele Kerne? Für viele Nutzer hier im Luxx die Gamer, Bastler&Schrauber und PC Freaks sind ist das sicher toll, auch wer mit seiner Kiste mehr macht wie z.B. Videobearbeitung, Fotobearbeitung, Virtualisieren zwecks Programmieren oder Datenbanken etc. und natürlich auch zig professionelle Anwendungen - Super. Der normale PC User nutzt die Kiste aber lediglich für Internet, Office und vielleicht das ein oder andere Spielchen. Da wird lange Zeit ein 2 oder 4 Kerner (mit/ohne SMT) auch noch ausreichen. Und im Firmenumfeld genau so denn da ist ja schon jahrelang der Trend weg von viel Rechenleistung auf der einzelnen Station hin zu Thin Clients die mit Remote Desktop / Terminal Diensten an leistungsfähigen Servern hängen. Der Trend setzt sich mit diversen Cloud Diensten auch weiter fort. Dann kommen noch die ganzen mobilen Geräte wie Laptops oder Tablets dazu. Da ist das gleiche in Grün ... die sollen möglichst mobil sein (klein/leicht/lange Akkulaufzeit) und die Leistung soll für Internet, Office und Co ausreichen.
Ich sehe auch in Zukunft noch unzählige Programme und Spiele die weiter nur auf 1-4 Kerne setzen. Bei Spielen wird sich das bestimmt eher bessern als bei normalen Anwendungen.


@Topic
Schön zu sehen daß es da bei AMD voran geht. 64 Kerne in einer CPU mit mächtig Cache und PCI-E 4.0 ist schon eine Ansage, auch wenn die Produkte wohl nicht vor 2019 zu erwarten sind.
Aktuell muß AMD im Serversektor schön langsam wieder Fuß fassen. Große/Starke Systempartner und OEMs sind aktuell für AMD hier wichtiger denn je. Was nützen die besten Produkte wenn man sie nicht kaufen oder einsetzen kann. Und da rede ich nicht von speziellen Serverfarmen oder Großrechnerprojekten etc. und auch nicht von dem kleinst Unternehmen oder Selbstständigen/Privaten das/der sich einen Server in Eigenregie zusammenschraubt sondern von den 08/15 Servern im Mittelfeld die in/von jedem Unternehmen gekauft und eingesetzt werden.