An die Experten: Overklocking eines CMOS Schaltkreises

[dearExcellence]

Hallo Jungs ud Mädels!

Vorab: Es handelt sich um eine OC Frage der etwas anderen Art!

Ich lerne gerade für eine Signal & Digital Technik Prüfung und bin bei folgender interessanten Aufgabe. Leider komm ich nicht auf einen 100% richtigen Zweig.
Daher an alle "wissenden" unter euch - HILFE! :fressE:

Die Frage beschäftigt sich mit CMOS-Schaltkreisentwicklung:

Man hat einen CMOS Schaltkreis, der einerseits 30% höhere Taktfrequenzen unterstützt, andererseits mit einer 10% gesenkten Betriebsspannung arbeiten kann.
Die Frage: Um wieviel % darf ich die Taktfrequenz bei gleicher Verlustleistung erhöhen? OC *g*

- Wieviel % also sind noch drin?
- Begründung
- Rechnung

 

[morgessa]

Also du kannst die Spannung um 10% senken und willst wissen, wieviel du den Takt dann anheben kannst um am Ende gleiche Verlustleistung zu haben?

P=Takt*Spannung² oder so
Also wärn das dann +23,5%
Zumindest ist das bei CPUs/GPUs so, soviel ich weiss

 

[lrwr]

auf das gleiche ergebniss komm ich auch... ich denke nicht, dass es bei cmos schaltungen anders ist...
die frage gehörrt aber eher in den overclocking graka und sonstige bereich

 

[Triv]

P = 1
U = 0.9

f = P/(U^2) = 1/0.81 = 1.2345679 --> Taktsteigerung von 23.45679% möglich

 

[nix-viper]

die leistungsabgabe von cmos schaltungen setzt sich linear aus der taktfrequenz sowie der parasitären kapazitäten und quadratisch aus der versorgungsspannung zusammen, also wäre P=Cp*Vcc²*f .
da die parasitären kapazitäten gleich bleiben ist der ansatz P=Vcc²*f richtig.

in der praxis kommen natürlich noch leckströme hinzu.

der stoff dürfte zu digitaltechnik 1 gehören.

 

[dearExcellence]

alles klar danke euch!