Faustregel: Wenn man saubere, rechteckige Funktionsblöcke erkennen kann, dann ist das Teil per Hand entworfen.
Grund: Man verteilt das Problem auf kleinere Unterprobleme, die Teams arbeiten dann an der FPU, an der CPU, an der Load/Store-Unit, oder am Front-End. Das ist bei BD nach wie vor alles ganz "sauber", man kann die einzelnen Klötzchengruppen gut erkenne. Ein Computer dagegen macht alles in einem Aufwasch, deswegen ist der Floorplan ziemlich "chaotisch", mindestens unregelmäßig. Schau Dir das Gefranse hier an:
Falsch.
Du kannst auch bei automatischen Place and Route Fences setzen.
Ich weiss nicht, ob du schon mal einen Floorplan von einem Chip designt hast, bezweifle es aber.
Und jeden Transistor von Hand setzen, macht auch Intel nicht. Man arbeitet wie gesagt mit Subcircuits und Fences.
PS: Es gibt selbst bei kleinen Chips mit 50-60k GE (Gate Equivalents) nur noch sehr selten 100% Hand Designs. Da ein sehr guter Engineer 40-50 GE pro Tag schafft, wenn er alles per Hand macht. Das ist absolut unwirtschaftlich.
Vorallem kann man bei sovielen Transistoren gar nicht als Mensch abschätzen, ob die Timing Verification stimmt oder nicht und wo welche Transistoren eines Subcircuits hinmüssen um den optimalen Speed zu erreichen.
Ich verschwinde besser wieder hier. Da wohl bald wieder irgendwelche Forentrolle wie Mr.Dudelsack ohne praktische Erfahrung dahergewackelt kommen.
Zuletzt bearbeitet: