Ich bin ma so frei und zitiere xxmartin von
http://www.planet3dnow.de/vbulletin:
"SYNCHRONER/ASYNCHRONER TAKT
Eins gleich vorweg: Es gibt beim Athlon64 keinen synchronen/asynchronen Takt.
Mit "asynchron" kann somit maximal der Sachverhalt beschrieben werden, daß der Referenztakt nicht gleichzeitig dem Speichertakt entspricht. Wie im zweiten Abschnitt "RAM/CPU/HTT/Referenztakt" zu lesen, darf dies aber nicht als "asynchron" bezeichnet werden. Doch dazu später mehr. Vorab ein einführendes Beispiel.
Im einem Artikel im Internet konnte ich folgende Benchmarkergebnisse finden:
Es wird argumentiert, daß beispielsweise die Kombination "2000/200/200" (CPU-Takt / Hypertransport-Takt / Speichertakt) deshalb der "2000/200/166" Konfiguration überlegen ist, da im zweiten Fall eine asynchrone Taktung vorliegen würde. Man liest: "Die asynchron getaktete CPU verliert hier sichtlich an Boden."
Das ist nicht schlüssig. Hier ist die gemessene Leistung einzig und ausschließlich vom tatsächlich resultierenden RAM-Takt abhängig und NICHT von der Tatsache einer synchronen oder asynchronen Taktung. Ebenso kann die Kombination "2200/275/275" nur deshalb mit "2400/240/200" gleichziehen (trotz 200 MHz weniger CPU-Takt), da der Speichertakt um 75 MHz höher liegt, was im 3DMark01 noch sehr starken Einfluß hat. Dies hat also überhaupt nichts mit einer angeblichen "asynchronen" Taktung der "2400/240/200" Konfiguration zu tun.
Es galt (und gilt) beim Sockel A, daß der synchrone dem asynchronen Betrieb vorzuziehen ist, da der asynchrone Betrieb Performance-Verluste bringt. Dies ist beim Athlon64 nicht mehr korrekt und Begriffsvermischungen stiften unnötig Verwirrung. Die Ursache liegt darin, daß beim Sockel A der Speicher noch indirekt über den Front-Side-Bus (FSB) gekoppelt war. Beim Athlon64 existiert ein solcher leistungshemmender Fronst-Side-Bus nicht mehr, da der Memory-Controller direkt in der CPU sitzt. Somit ist der Speicherzugriff beim Athlon64 vollkommen unabhängig von der Anbindung zum Chipsatz über Hypertransport. Der Hypertransport-Link ist neben dem Speicherinterface also ein eigenständiges, schnelles Chipsatz-Interface. Es handelt sich beim Speicher- und Peripheriezugriff des K8 somit um zwei vollständig unabhängige und separate "Datenautobahnen" zur/von der CPU.
Das "Tunen" am Speichertakt wirkt sich somit gänzlich anders aus (z.B. in speicherlastigen Programmen) als eine Veränderung des Hypertransport-Taktes (z.B. in stark peripherielastigen Szenarien).
Sicherlich sind in gezeigten Benchmarks bei 240/240 die Ergebnisse teilweise höher als bei 240/200 - aber eben nur weil bei letzterer Taktung der Speicherdurchsatz niedriger ist, eine Aussage über synchrones/asynchrones Taktverhalten kann nicht gefolgert werden! Tatsächlich zeigt der A64 die beste "asynchrone" Speicherperformance überhaupt - sprich verzeichnet keinerlei zusätzliche Einbrüche, wenn der Speichertakt nicht identisch zum Referenztakt gewählt wird. Einzig die erwarteten Verluste durch niedrigeren Speichertakt entstehen, keine zusätzlichen Verzögerungen. Anders ist dies wie erwähnt auf nForce2 oder VIA KT333-880 Chipsätzen für Sockel A, wo teilweise dramatische Performanceverluste auftreten, wenn der Speichertakt nicht identisch zum FSB gewählt wird. Die Ursache liegt darin begründet, daß der A64 stets feste, ganzzahlige Teiler verwendet für CPU-, Speicher- und HTT-Takt. Man darf faktisch nicht von asynchroner Taktung reden, da ohnehin jeder Takt unabhängig ist. Bei 2400 MHz und DDR333 wird eben ein /12 Teiler und bei DDR400 ein /10 Teiler verwendet für den RAM."
is aus folgendem thread ( ein sehr ausfuehrlicher guide , der sehr nuetzlich is für typische fragen hinsichtlich ramteiler etc):
http://www.planet3dnow.de/vbulletin/showthread.php?t=182086
