Packaging als Herausforderung: Speicher und Compute rücken zusammen

[passat3233]

Ja genau, bei den 9-11 ns müsste man etwas machen.
Mal nach neuen neue RAM-Typen forschen, etc.
Aber da tut sich seit Jahrzehnten nichts.

 

[Holt]

Ja genau, bei den 9-11 ns müsste man etwas machen.
Mal nach neuen neue RAM-Typen forschen, etc.

Bei DRAM kann man da nichts machen, außer wie gesagt wenn man die Adressierung ändern und wie bei HBM Rows und Columns gleichzeitig adressieren würde, aber dann bräuchte man viel längere RAM Slots um die vielen Pins unterbringen zu können oder es gäbe nur noch fest verlötete RAMs.

Neue RAM Typen die weniger Latenz haben, wird es auch nicht geben, da die DRAM eben einfach extrem simple und damit effizient zu fertigen sind. SRAM hat bessere Latenzen, aber braucht mehr Transistoren pro Zelle und damit mehr Fläche und mehr Energie. Deshalb nimmt man das für die Caches der CPU, aber eben für den ganzen Arbeitsspeicher.

Die einzigen neuen Speichertechnologien der letzten Jahrzehnte waren NAND Flash und 3D X-Point, beiden sind von den Latenzen her deutlich schlechter als DRAM.

 

[Strikeeagle1977]

Ja genau, bei den 9-11 ns müsste man etwas machen.

das wäre Utopie bzw du würdest damit die Grenzen überschreiten, die Modulbauweise zuläßt.
Willst Du wirklich Hardware haben, Raspberry PIs mal außen vor, die sowohl RAM als auch CPU fest verlötet haben?
Nur um ggf etwas schneller bei den Timings unterwegs zu sein?
Ich vermute, das dafür keine Marktlücke vorhanden ist, weder preislich noch nützlich für den Endanwender, weil der Geschwindigkeitsvorteil viel zu klein ist für den großen Aufwand.
HBM als Arbeitsspeicher mag ich auch nicht haben wollen, damit wären die Speicherriegel extrem lang aufgrund der Kontakte.

Dass ein gestapelter Cache auf der CPU wesentlich mehr bringt, sieht man ja aktuell bei Zen3 3D Cache CPUs. Der Aufwand ist wesaentlich geringer, als irgendwie am RAM Sockel einen neuen Standard zu etablieren, der 3x Kontakte zuläßt etc.

Edit: Sry, jetzt erst gesehen. Holt hat ja bereits die Frage beantwortet ...

 

[passat3233]

Naja, die Anzahl der Kontakte ist doch mit den Jahren stetig gestiegen:
SIMM und SIPP, da hatte jedes Modul 30 Kontakte.
Nachfolger waren die PS/2-SIMMs mit 72 Kontakten
SDRAMs hatten dann 168 Kontakte
DDR-RAM 184 Kontakte
DDR2- und DDR3-RAM 240 Kontakte
DDR4- und DDR5-RAM 288 Kontakte