[Sammelthread] Sinn und Unsinn von ECC im Heimserver (mit Bezug auf Unraid/OVM/ESXi/Proxmox/Truenas)

[hithunter]

Das sind nicht 2 Systeme, sondern z.Zt. 13. Bei denen ohne ECC stürzt nicht immer einer ab, sondern unterschiedliche. Und Speicher OC o.ä. gibt es da sowieso nicht.

Sehe es einfach nicht so ernst, denn von den meisten Menschen die den Nutzen von ECC in Frage stellen, haben viele keine ausreichende Erfahrung. Um Erfahrung zum sammeln muss man schon mit sehr vielen Systemen zu tun haben und vor allem auch mit viel Speicher.

 

[myBerg]

ich denke du solltest mal lesen was "on die Ecc" bei DDr5 ist und das dies so garnix mit ECC im sinne von Fehlerkorrektur im OS zu tun hat
DDR5 hat "on die ECC" weil der Speicher bei den frequenzen selbst Fehler erzeugen kann ...

Hat jemand Infos dazu? Link?

Was meinst du mit "Fehlerkorrektur im OS"? Das OS ist daran doch funktional gar nicht beteiligt. Nur Status auslesen / Monitoring.

Bei dem was ich bisher gelesen habe stand zu on-die-ecc sinngemäß, es ist wie normales ECC aber ohne Absicherung des Transportwegs. Was ich auch durchaus plausibel finde.

Das bei DDR5 aufgrund höherer Frequenzen und auch größeren Speichermengen die Fehlerwahrscheinlichkeit steigt und man mit Redundanz gegensteuert leuchtet mir auch ein. Es stellt sich aber die Frage, wieviel Redundanz? So dass eine Fehlerwahrscheinlichkeit wie bei DDR4 ECC erreicht wird? Ich hoffe es.

 

[Kullberg]

Zu dem on Die ECC hab ich leider immernoch keine Infos. Es gibt allerdings auch reg. ECC DDR5 für Server: Link
Daraus schließe ich, dass on Die ECC "echtes" ECC nicht ersetzen kann. Ist aber nur ne Vermutung.

 

[pumuckel]

Hat jemand Infos dazu? Link?

Was meinst du mit "Fehlerkorrektur im OS"? Das OS ist daran doch funktional gar nicht beteiligt. Nur Status auslesen / Monitoring.

Bei dem was ich bisher gelesen habe stand zu on-die-ecc sinngemäß, es ist wie normales ECC aber ohne Absicherung des Transportwegs. Was ich auch durchaus plausibel finde.

Das bei DDR5 aufgrund höherer Frequenzen und auch größeren Speichermengen die Fehlerwahrscheinlichkeit steigt und man mit Redundanz gegensteuert leuchtet mir auch ein. Es stellt sich aber die Frage, wieviel Redundanz? So dass eine Fehlerwahrscheinlichkeit wie bei DDR4 ECC erreicht wird? Ich hoffe es.

What Designers Need to Know About Error Correction Code (ECC) In DDR Memories

How side-band, inline, on-die, and link error correcting schemes work and the applications to which they are best suited.

semiengineering.com