Speicherzellen.

[poketamorlock]

Ich habe folgende Frage.
Ich weis folgendes. Ein Speicher besteht aus Zellen. Diese in Chips. Habe ich einen 32 Bit Adressbus können 2 hoch 32 speicherzellen adressiert werde. Bis dahin verstehe ich es. Wenn ich nun einer riegel einbaue, der nicht 2 hoch 32 Speicherzellen hat, hat er ja entsprechend weniger adresspins. Es werden nur diese an den adressbus geführt. Sagen wir mal 16. 2 hoch 16 Speicher pro modul.
Wenn ich jetzt noch mal ein Modul einsetze, komme ich nicht weiter, was das Verstehen angeht. Wenn dieses modul auch seine adresspins nach draußen führt, sagen wir 10. Wie spricht der prozessor die adressen an. über 26 adressleitung geht ja nicht, da jeder Speicher nur 16 bzw 10 Adresspins hat. Bitte um Antwort. dann das noch. der Adressbus geht ja an beide Speicherplätze. Was, wenn der oder die Adresspins von Modul eins an die gleichen adressleitungen geht wie modul 2.

Hoffentlich versteht mich jemand, ansonsten mach ich mir Sorgen, bezüglich meines Verstandes.

Glück Auf

 

[panooli]

Lese mal hier nach:
Adressdekoder

 

[poketamorlock]

Habe ich verstanden, was ein modul angeht. Aber wenn ein weiteres Modul eingebaut ist. Erste Modul z.b. 16 Adresspints werden nach außen geführt. 2 Modul 12 Adresspins werden nach außen geführt. Wie wird dafür gesorgt, das das 2 Modul über 2 hoch 12 Adressen angesprochen wird und das sich die Adressleitungen nicht überschneiden.

2 Module wären ja 2 hoch 28 adressen. verteilt auf 2 module. Gehen auf den Adressbus 2 hoch 28 Adressen und werden dann intern auf Module Modul 2 hoch 16 und 2 hoch 12 verteilt.

Versucht es mir mit Euren Worten zu erklären.

Danke

 

[panooli]

2 Module wären ja 2 hoch 28 adressen.
Danke

Nö,
Für z.B. zwei Module mit jeweils 16 Adressleitungen benötigst du von der CPU-Seite her genau 17 Adressleitungen um diese vollständig und eindeutig anzusprechen. Abhängig der höstwertigen Adressleitung steuerst du entweder die "ChipSelect"-Leitung des einen Moduls oder die des anderen an.