X570-Chipsatz verbraucht doppelt so viel wie sein Vorgänger

[Gamerkind]

AMD hätte sich da nicht auf 14/12nm Bulk festnageln lassen sollen:\

Für I/O benötigt man keine hohen Taktraten, da wären Prozesse mit niedrigerer Schwellenleistung besser.

 

[Holt]

Das muss einen anderen Grund haben, denn die alten AM3 Chipsätze hatten deutlich mehr. Zum Vergleich: der 990FX hatte offiziell 19,6W, und da ist noch nicht mal die SB950 mit dabei (die hatte soweit ich das richtig erinnere noch mal 4,5W). Die 990FX Boards gab's trotzdem oft mit Heatpipe Kühlung ohne Lüfter

Der 990FX war die Northbridge, die saß neben der CPU und wurde daher von deren Lüfter viel besser mitgekühlt, außerdem konnte deren Kühler viel höher sein, weil da eben keine Graka drüberragen konnte und die Heatpipes mussten auch nicht so lang sein um zum Kühler der VRMs zu reichen. Der X570 ist im Grunde aber die Southbridge und auch dort verbaut, wo damals eine SB950 mit ihren 4,5W TDP war.

Die Vergleichen mit den alten Chipsätzen wo nämlich die NB diese hohe TDP hatte, sind daher wenig hilfreich, denn gerade auch wegen der PCIe 4.0 Lanes verbietet es sich den X570 dort zu platzieren, wo früher die NB war, da sonst die Signalwege zu den Slot mit den Lanes des X570 zu lang würden.

Mal schauen, ob alle X570 Boards einen so hohen Idle Verbrauch haben. Evtl. ist es ja nur eine Treibersache.

Das Problem sind die Latenzen, die steigen nämlich teils gewaltig, wenn man Energiesparmechanismen nutzt und umso deutlicher, je mehr diese Energiesparmechanismen die Leistungsaufnahme senken. Es ist also nicht so einfach und außerdem kann man ja die Kühlung auch nicht darauf auslegen, dass der Chipsatz zu x% im Idle ist, was wenn er dies nicht ist? Dann würde er zu heiß und was soll dann passieren? Der kann offenbar die Geschwindigkeit der Lanes nicht in Abhängigkeit von seiner Temperatur drosseln, so wie CPUs, GPUs oder auch SSD Controller throtteln, wenn es ihnen zu warm wird, eben um dann weniger Leistungsaufnahme zu haben.

sehen die Abdeckungen am Chipsatz schon sehr großflächig aus.

In die Höhe geht da nicht viel, da hast du recht.

Eben die Höhe ist das Problem und man müsste auch mal schauen wie hoch die Bauteile sind, die da so unter dieser recht großen Abdeckung stecken.

Diese Fläche mit Lamellen-, oder flachen Strangkühlern besetzen sollte allerdings schon ausreichen.

Das geht ja nur dort, wo keine hohen Bauteile auf dem Board sind und selbst dann weiß man ja nie, ob da überhaupt ein kühlender Luftzug kommt oder die Graka darüber diesen Kühlkörper nicht sogar noch zusätzlich aufheizt, die Grakas sind ja heute gerne semipassiv gekühlt und schalten den Lüfter erst bei 60 oder gar 70°C ein.

ein guter Kühlkörper mit richtigen Kühlfinnen und somit ordentlich Oberfläche hat dort locker Platz ohne die Grafikkarte im geringsten zu beeinträchtigen und das reicht um lächerliche 11 Watt!! abzuführen.

Welcher denn? Schau Dir doch mal die k/W Werte von Kühlkörpern an die so eine geringe Höhe haben.

40K geteilt durch 11W = 3.6K/W.

Wie kommst Du auf 40k? Unter einer Graka können locker 60°C herrschen und für wie viel °C maximal ist der X570 Chip spezifiziert?

Mit einem miesen TIM mit 1K/W noch 2.6K/W für den Kühlekörper

Wieso ziehst Du die 1k/W der TIM ab, statt sie drauf zu rechnen?

Das Problem ist doch eher: wenn da eine 3 Slot Graka draufsitzt, dann kommt da 0 Luft an.

Das einmal, aber vor allem ist es die Frage, was der X570 oder das BIOS machen können, wenn der Chip doch mal zu heiß wird. Bei den Spawas drosselt das BIOS die CPU, damit diese nicht überhitzen und ebenso, wenn sie CPU selbst zu heiß wird, zur Not geht die CPUs auch selbst aus, wenn dies nicht genügt. Aber einfach auszugehen hätte einen BSOD zur Folgen und jede Menge Reklamationen und Garantiefälle. Es gibt offenbar keine Möglichkeit den X570 oder auch nur die Geschwindigkeit seiner PCIe Lanes zu drosseln um ihn vor dem Hitzetod zu retten und dann muss man eben die Kühlung für den Worst-Case auslegen. Wer rumbastelt, der verliert sowieso die Garantie und damit ist der Boardhersteller aus der Nummer raus.

Warum nicht gleich in 12nm hab ich mich auch gefragt.

Da auch die Zen+ Dies nicht kleiner als die Zen Dies waren, dürfte AMD den Vorteil bzgl. der Größe bei 12nm gar nicht nutzen und letztlich dürfte alle aus den gleichen Masken gemacht werden, denn es macht ja im Sinne des Skaleneffektes auch keinen Sinn die gleichen Dies einmal in 12nm und einmal in 14nm zu fertigen. Der Unterschied dürfte wirklich nur die Maschine sein auf der die Fertigung läuft und mehr Marketing als alles andere.

 

[Nimrais]

Wie kommst Du auf 40k? Unter einer Graka können locker 60°C herrschen und für wie viel °C maximal ist der X570 Chip spezifiziert?
Wieso ziehst Du die 1k/W der TIM ab, statt sie drauf zu rechnen?

Kelvin ist in dem Fall eine Inkrementale Einheit mit derselben Teilergrösse wie °C. 40K beziehen sich auf DeltaT. Bei sagen wir 80°C Tj und 40°C Lufttempertur sind das 40K im Delta.
Die Abluft der Graka kann durchaus gegen 60°C gehen unter Last, nur herrscht in dem Fall forcierte Konvention. 60°C mit einer hohen Luftbewegung kann besser kühlen als 40°C stehende Luft. Dazu gibts bestimmt Analysen und Berechnungen, ich kenne mich nur mit freier Konvektion aus.

Ich berechne den maximal zulässigen Wärmewiderstand des Kühlsystems. Da zieht man zusätzliche Widerstände ab. Das ganze System muss <3.6K/W sein. Davon muss man das TIM mit ca. 1K/W abziehen.

Da auch die Zen+ Dies nicht kleiner als die Zen Dies waren, dürfte AMD den Vorteil bzgl. der Größe bei 12nm gar nicht nutzen und letztlich dürfte alle aus den gleichen Masken gemacht werden, denn es macht ja im Sinne des Skaleneffektes auch keinen Sinn die gleichen Dies einmal in 12nm und einmal in 14nm zu fertigen. Der Unterschied dürfte wirklich nur die Maschine sein auf der die Fertigung läuft und mehr Marketing als alles andere.

Kleinere/schmalere Transistoren => Kleinere Ladung zum Schalten notwendig => höhere mögliche Schaltgeschwindigkeit UND niedrigerer Strombedarf.
Dass der Chip dieselbe Fläche aufweist kommt daher, dass das Layout nicht neu gemacht wurde. Die Masken werden aber ganz sicher neu sein. Man hat also die kleineren Strukturen (12nm Prozess anstatt 14nm) aber spart keinen Platz weil die Schaltelemente nicht näher zusammen liegen. Imo ist die Einsparung des Platzes zwischen den beiden Prozessen minimal. Zumal, wie du auch schreibst, diese Längenangaben ein Witz sind.

 

[xYeti]

falsche thread