Werbung
Die beiden größten Auftragsfertiger TSMC und Samsung haben jeweils unabhängig voneinander eine neue Fertigungstechnologie angekündigt. TSMC wird vor dem Schritt zu 5 nm noch eine Verbesserung der 7-nm-Fertigung einbauen, welcher dann als 6-nm-Prozess laufen wird. Samsung geht direkt auf 5 nm, dabei ist diese Namensgebung kaum noch relevant, die Transistoren pro Quadratmillimeter, also die Packdichte, sind der Maßstab für die Leistungsfähigkeit der Fertigung.
Sowohl Samsung als auch TSMC verwenden Teile der 7-nm-Fertigung für ihre 6- bzw. 5-nm-Fertigung weiter. In Teilbereichen wird eine EUV-Technik verwendet. Dies soll die Kosten reduzieren, aber dennoch für Verbesserungen in der Fertigung beitragen.
Laut TSMC ermöglicht die Fertigung in 6 nm eine um 18 % höhere Packdichte. Während in 7 nm (N7+) 96,27 Millionen Transistoren/mm² möglich sind, werden in 6 nm (N6) 114,2 Millionen Transistoren/mm² erreicht. TSMC geht zudem davon aus, mit der Fertigung in 5 nm (N5) auf 171,3 Millionen Transistoren/mm² gehen zu können. Mit der Risk Production in 6 nm will TSMC im ersten Quartal 2020 starten. Kunden sollen ihre IP aus der 7-nm-Fertigung einfach in die 6-nm-Fertigung überführen können.
Samsung kündigt hingegen an, mit der Risk Production für seinen 5-nm-Prozess bereits begonnen zu haben. Die Fertigung in 5 nm soll eine um 25 % höhere Packdichte ermöglichen. Zugleich kann die Leistungsaufnahme um 20 % reduziert oder die Leistung um 10 % gesteigert werden.
Auch Samsung spricht davon, den Kunden einen schnellen und einfachen Wechsel von einer Fertigung in 7 nm auf 5 nm zu ermöglichen. Die entsprechenden Werkzeuge wie das Process Design Kit (PDK), die Design Methodologies (DM) und die Electronic Design Automation (EDA) hat Samsung seinen Kunden bereits seit Ende 2018 zur Verfügung gestellt.
Zudem arbeitet Samsung nach eigenen Angaben mit verschiedenen Kunden an einer Umsetzung einer Fertigung in 6 nm. Einige der Chips sollen den Tape-Out auch schon geschafft haben.