Werbung
Aktuelle 3D-NAND-Bausteine werden bei Micron und Samsung noch mit maximal 48 Lagen gefertigt. Dies wird sich laut Toshiba und Western Digital aber bald ändern, denn die beiden Unternehmen haben die Pilot-Produktion von 3D-NAND mit 64 Lagen angekündigt. Die Speicherhersteller haben den neuen Baustein mit der Bezeichnung BiCS3 versehen und somit gilt dieser als direkter Nachfolger für den BiCS2-NAND mit seinen 48 Lagen.
Durch die höhere Anzahl an Lagen soll sich die Kapazität gegenüber dem Baustein mit 48 Lagen um 40 % erhöhen. Gleichzeitig werden die Produktionskosten geringer ausfallen, da pro Wafer mehr Chips hergestellt werden können. Wie bisher, wird der Speicher auf die TLC-Technik zurückgreifen und damit pro Bit drei Zustände speichern können. Insgesamt sollen die Chips eine Speicherkapazität von bis zu 256 Gigabit aufweisen und somit mit dem V-NAND von Samsung mit seinen 48 Lagen gleichziehen.
Die Produktion des neuen BiCS3-Speichers erfolgt in der vor kurzem eröffneten Fab 2. Wie bereits erwähnt, handelt es sich dabei jedoch noch um Musterchips. Die Massenproduktion sei erst für das erste Halbjahr 2017 geplant. In Zukunft sei der nächste Schritt dann auf Basis der BiCS3-Bausteine einen QLC-Speicher zu entwickeln. Hier sollen im Gegensatz zum TLC-Speicher nicht nur drei, sondern vier Zustände pro Bit gespeichert werden können und damit die Speicherdichte nochmals erhöht werden.